PatentDe  


Dokumentenidentifikation DE06125946T1 22.11.2007
EP-Veröffentlichungsnummer 0001816569
Titel Eingang/Ausgang einer integrierten Schaltung mit einer Hochleistungsbusschnittstelle
Anmelder Rambus Inc., Los Altos, Calif., US
Erfinder Farmwald, Michael, Portola Valley, Calif., US;
Horowitz, Mark, Palo Alto, Calif., US
Vertreter derzeit kein Vertreter bestellt
Vertragsstaaten AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LI, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR
Sprache des Dokument EN
EP-Anmeldetag 16.04.1991
EP-Aktenzeichen 061259461
EP-Offenlegungsdatum 08.08.2007
Veröffentlichungstag der Übersetzung europäischer Ansprüche 22.11.2007
Veröffentlichungstag im Patentblatt 22.11.2007
IPC-Hauptklasse G06F 13/16(2006.01)A, F, I, 20070710, B, H, EP


Anspruch[de]
System umfassend:

einen Bus, welcher eine Mehrzahl von Busleitungen zum Übertragen im Wesentlichen aller Adress-, Daten- und Steuerinformationen aufweist, welche von jeder an den Bus gekoppelten Halbleiter-Vorrichtung zur Kommunikation mit im Wesentlichen jeder anderen an den Bus gekoppelten Halbleiter-Vorrichtung benötigt werden, wobei der Bus Adressmultiplexen verwendet, um eine einzelne Speicheradresse zu übermitteln,

eine Mehrzahl synchronen dynamischen Direktzugriffsspeicher(DRAM)-Halbleiter-Vorrichtungen, welche an den Bus gekoppelt sind, wobei jedes DRAM aus der Mehrzahl von synchronen DRAM-Halbleiter-Vorrichtungen beinhaltet:

Kopplungsmittel, welche angepasst sind, um das DRAM an den Bus zu koppeln,

eine Taktempfängerschaltung (101, 111) zum Empfangen eines Taktsignals (53, 54),

ein programmierbares Zugriffszeit-Register zum Speichern eines Wertes, welcher repräsentativ für eine Anzahl von Taktzyklen des Taktsignales (53, 54) ist, die verstreichen sollen, bevor das DRAM auf eine Leseanforderung antwortet, die synchron bezüglich des Taktsignal empfangen wurden ist, wobei das programmierbare Zugriffszeit-Register für den Bus über die Kopplungsmittel zugänglich ist, wobei Daten zu dem programmierbaren Zugriffszeitregister über den Bus übertragen werden, um den Wert in dem programmierbaren Zugriffszeit-Register einzustellen,

eine Mehrzahl von Ausgabe-Treibern (76) zum Ausgeben von Daten auf den Bus (18, 65) in Reaktion auf die Leseanforderung, wobei die Ausgabe-Treiber (76) die Daten nach Verstreichen der Anzahl von Taktzyklen des Taktsignals und synchron zu dem Taktsignal (53, 54) auf den Bus (18, 65) ausgeben, so dass die Leseanforderung und die korrespondierende Antwort durch die Anzahl der Taktzyklen, wie sie durch den gespeicherten Wert in dem programmierbaren Zugriffszeit-Register bestimmt ist, voneinander beabstandet sind, wobei jeder Ausgabe-Treiber der Mehrzahl von Ausgabe-Treibern (76) die Daten auf den Bus (18, 65) mit einer Buszyklus-Datenrate ausgibt, die das Doppelte der Rate des Taktsignals ist,

Leseverstärker, die zum Lesen der Daten aus der Speichermatrix verwendet werden, wobei, wenn über den Bus als einem Teil der Leseanforderung empfangene Voraufladeinformationen anzeigen, dass ein Voraufladevorgang ausgeführt werden soll, ein automatisches Voraufladen der Leseverstärker als Teil des Ausführens der Leseanforderung erfolgt, und, wenn die Voraufladeinformationen anzeigen, dass ein Voraufladen nicht durchgeführt werden soll, die Daten in den Leseverstärkern gehalten werden, und

eine Halbleiter-Master-Vorrichtung, welche an den Bus gekoppelt ist, wobei die Halbleiter-Master-Vorrichtung:

den in dem programmierbaren Zugriffszeitregister gespeicherten Wert bereitstellt,

die Leseanforderung ausgibt, die Voraufladeinformationen enthält, und

die Daten empfängt, die in Antwort auf die Leseanforderung mit der Buszyklus-Datenrate nach der Anzahl von Taktzyklen ausgegeben werden, wie sie durch den gespeicherten Wert in dem programmierbaren Zugriffszeitregister bestimmt ist.
Halbleiter-Master-Vorrichtung, wobei die Halbleiter-Master-Vorrichtung aufweist:

Kopplungsmittel zum Koppeln der Halbleiter-Master-Vorrichtung an einen Bus, wobei der Bus eine Mehrzahl von Busleitungen zum Übertragen im Wesentlichen aller Adress-, Daten- und Steuerinformationen aufweist, welche von jeder an den Bus gekoppelten Halbleiter-Vorrichtung zur Kommunikation mit im Wesentlichen jeder anderen an den Bus gekoppelten Halbleiter-Vorrichtung benötigt werden, wobei der Bus Adressmultiplexen verwendet, um eine einzelne Speicheradresse zu übermitteln, wobei an den Bus eine Mehrzahl synchroner dynamischer Direktzugriffsspeicher(DRAM)-Halbleiter-Vorrichtungen Bus gekoppelt sind, wobei jedes DRAM aus der Mehrzahl von synchronen DRAM-Halbleiter-Vorrichtungen beinhaltet:

Kopplungsmittel, welche angepasst sind, um das DRAM an den Bus zu koppeln,

eine Taktempfängerschaltung (101, 111) zum Empfangen eines Taktsignals (53, 54),

ein programmierbares Zugriffszeit-Register zum Speichern eines Wertes, welcher repräsentativ für eine Anzahl von Taktzyklen des Taktsignales (53, 54) ist, die verstreichen sollen, bevor das DRAM auf eine Leseanforderung antwortet, die synchron bezüglich des Taktsignal empfangen wurden ist, wobei das programmierbare Zugriffszeit-Register für den Bus über die Kopplungsmittel zugänglich ist, wobei Daten zu dem programmierbaren Zugriffszeitregister über den Bus übertragen werden, um den Wert in dem programmierbaren Zugriffszeit-Register einzustellen,

eine Mehrzahl von Ausgabe-Treibern (76) zum Ausgeben von Daten auf den Bus (18, 65) in Reaktion auf die Leseanforderung, wobei die Ausgabe-Treiber (76) die Daten nach Verstreichen der Anzahl von Taktzyklen des Taktsignals und synchron zu dem Taktsignal (53, 54) auf den Bus (18, 65) ausgeben, so dass die Leseanforderung und die korrespondierende Antwort durch die Anzahl der Taktzyklen, wie sie durch den gespeicherten Wert in dem programmierbaren Zugriffszeit-Register bestimmt ist, voneinander beabstandet sind, wobei jeder Ausgabe-Treiber der Mehrzahl von Ausgabe-Treibern (76) die Daten auf den Bus (18, 65) mit einer Buszyklus-Datenrate ausgibt, die das Doppelte der Rate des Taktsignals ist,

Leseverstärker, die zum Lesen der Daten aus der Speichermatrix verwendet werden, wobei, wenn über den Bus als einem Teil der Leseanforderung empfangene Voraufladeinformationen anzeigen, dass ein Voraufladevorgang ausgeführt werden soll, ein automatisches Voraufladen der Leseverstärker als Teil des Ausführens der Leseanforderung erfolgt, und, wenn die Voraufladeinformationen anzeigen, dass ein Voraufladen nicht durchgeführt werden soll, die Daten in den Leseverstärkern gehalten werden, und

wobei die Halbleiter-Master-Vorrichtung:

den in dem programmierbaren Zugriffszeitregister gespeicherten Wert bereitstellt,

die Leseanforderung ausgibt, die Voraufladeinformationen enthält, und

die Daten empfängt, die in Antwort auf die Leseanforderung mit der Buszyklus-Datenrate nach der Anzahl von Taktzyklen ausgegeben werden, wie sie durch den gespeicherten Wert in dem programmierbaren Zugriffszeitregister bestimmt ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com