PatentDe  


Dokumentenidentifikation DE112005003286T5 22.11.2007
Titel Automatische Erfassung einer PCI Express-Vorrichtung, die drahtlos hochfrequent bei einer verringerten Frequenz arbeitet
Anmelder Intel Corp., Santa Clara, Calif., US
Erfinder Hunsaker, Mikal C., El Dorado Hills, Calif., US;
Vadivelu, Karthi, Folsom, Calif., US;
Martwick, Andrew W., Folsom, Calif., US
Vertreter BOEHMERT & BOEHMERT, 80336 München
DE-Aktenzeichen 112005003286
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, EP, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR, OA, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, AP, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, EA, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM
WO-Anmeldetag 19.12.2005
PCT-Aktenzeichen PCT/US2005/046312
WO-Veröffentlichungsnummer 2006071665
WO-Veröffentlichungsdatum 06.07.2006
Date of publication of WO application in German translation 22.11.2007
Veröffentlichungstag im Patentblatt 22.11.2007
IPC-Hauptklasse G06F 13/42(2006.01)A, F, I, 20051219, B, H, DE

Beschreibung[de]
GEBIET

Die vorliegende Erfindung betrifft das Gebiet der Gestaltung von Computersystemen. Genauer betrifft die vorliegende Erfindung einen Wurzelport (root port), der feststellt, ob eine angeschlossene Vorrichtung mit einer PCI Express-Frequenz oder einer alternativen Frequenz des drahtlosen Anschlusses (wireless extension) arbeitet.

HINTERGRUND

Peripheral Component Interconnect (PCI) ist ein Standard für die Gestaltung von Computerbussen zum Anschließen von peripheren Komponenten an Computer. Ein PCI-Bus leitet typischerweise Signale zwischen einer zentralen Verarbeitungseinheit (CPU – Central Processing Unit), verschiedenen weiteren Chips auf der Hauptplatine und Karten, die in Schachtanschlüsse des PCI-Bus eingesteckt sind. Der PCI-Bus jedoch ist unabhängig von dem CPU-Chip, der in einem Computersystem implementiert ist. Somit ist der PCI-Bus zur Verwendung bei vielen unterschiedlichen Arten von Computern oder Hightech-Hardware ausgelegt. Frühere Versionen des PCI-Standards umfaßten PCI 2.2 und PCI-X.

PCI Express ist die dritte Generation der PCI-Architektur. PCI Express bietet höhere Eingabe/Ausgabe(I/O – Input/Output)-Bandbreite als seine Vorgänger. Herkömmliche PCI-Merkmale, so wie sein Einsatzmodell und Softwareschnittstellen, werden beibehalten. Jedoch ist die frühere Implementierung mit Parallelbus durch eine serielle Schnittstelle von Verbindung zu Verbindung ersetzt worden. Weiterhin wird ein Protokoll für die Aufteilung einer Transaktion mit zugeschriebenen Paketen implementiert, die priorisiert optimal an ihr Ziel geliefert werden.

KURZBESCHREIBUNG DER ZEICHNUNGEN

1 ist eine Ausführungsform eines Computersystems, das sowohl mit PCI Express konforme Vorrichtungen als auch mit PCI Express nicht konforme Vorrichtungen unterstützt.

2 ist eine Ausführungsform eines Ablaufdiagramms, um automatisch eine mit PCI Express nicht konforme drahtlos angeschlossene Vorrichtung zu erfassen.

3 ist ein Blockschaubild eines Ausführungsform einer Vorrichtung zum Erfassen von mit PCI Express konformen und mit PCI nicht konformen Vorrichtungen.

GENAUE BESCHREIBUNG

In der folgenden genauen Beschreibung werden zahlreiche bestimmte Einzelheiten angeführt, um für ein gründliches Verstehen der Erfindung zu sorgen. Es wird jedoch von den Fachleuten verstanden werden, daß die vorliegende Erfindung ohne diese bestimmten Einzelheiten in die Praxis umgesetzt werden kann. In anderen Fällen sind gut bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht in Einzelheiten beschrieben worden, um die vorliegende Erfindung damit nicht zu verschleiern.

Die PCI Express-Architektur ist typischerweise aus einer Vielzahl Schichten aufgebaut. Zum Beispiel erzeugt eine Softwareschicht Lese- und Schreibanforderungen für PCI Express. Eine Transaktionsschicht, die an die Softwareschicht gekoppelt ist, transportiert die softwareerzeugten Anfragen an I/O-Einrichtungen, wobei ein paketbasiertes Protokoll mit Aufteilung der Transaktion verwendet wird. Eine Verbindungsschicht, die an die Transaktionsschicht gekoppelt ist, fügt den Paketen Sequenzzahlen und eine Zahl für die zyklische Redundanzprüfung (CRC – Cyclical Redundancy Check) hinzu, um einen noch zuverlässigen Übertragungsmechanismus zu erzeugen. Schließlich transportiert eine physikalische Schicht, die an die Verbindungsschicht gekoppelt ist, die Pakete zu einer weiteren PCI Express-Vorrichtung.

Die Spezifikation PCI Express 1.0a unterstützt eine Frequenz von 2.5 Gigahertz (GHz). Diese Frequenz kann als die Frequenz Gen1 bezeichnet werden. Die Frequenz Gen1 ist ähnlich dem Drahtlosspektrum 2.4 GHz. Als ein Ergebnis verursacht die Frequenz Gen1 möglicherweise Hochfrequenz (HF)-Interferenz mit drahtloser Kommunikation.

Um die HF-Interferenz an einem drahtlosen Endgerät zu verringern, kann ein Mechanismus in einem PCI Express-Port die Datenübertragungsrate verkleinern. Als ein Beispiel wird die Datenübertragungsfrequenz auf 833 Megahertz (MHz) oder ein Drittel der Frequenz Gen1 verringert. Ein Mechanismus, um die Datenübertragungsrate zu verringern, ist in weiteren Einzelheiten in der ebenfalls anhängigen Anmeldung mit dem amtlichen Aktenzeichen 10/629,967 beschrieben, die den Titel „RF Interference Mitigation by Spectral Shaping Using Adaptive Data Rate Adjustment for PCI Express Interconnect" trägt. Die Übertragungsrate von 833 MHz ist auch als die Frequenz für drahtlosen Anschluß bekannt.

Durch Definition der Spezifikation PCI Express 1.0a ist ein Computersystem, das nur mit einer Vorrichtung kommuniziert, welches bei der Frequenz für drahtlosen Anschluß arbeitet, nicht mit PCI Express konform. Um die Konformität mit PCI Express zu erhalten, kommuniziert ein Computersystem, das in der Lage ist, mit nicht PCI Express konformen Vorrichtungen zu kommunizieren, auch mit mit PCI Express konformen Vorrichtungen.

1 veranschaulicht ein mit PCI Express konformes Computersystem, das in der Lage ist, sowohl mit einer Vorrichtung, die bei der Frequenz Gen1 arbeitet, als auch mit einer Vorrichtung, die bei der Frequenz für drahtlosen Anschluß arbeitet, zu kommunizieren. Das Computersystem 100 der 1 weist einen Prozessor 110, einen Chipsatz 120 und einen Speicher 150 auf. Das Computersystem 100, das sich auf den Prozessor 110, den Chipsatz 120 und den Speicher 150 bezieht, ist mit einer Vorrichtung 160 gekoppelt. Ein Computersystem kann jedoch die Vorrichtung 160 umfassen.

Bei einer Ausführungsform ist die Vorrichtung 160 entweder eine mit PCI Express konforme oder eine mit PCI Express nicht konforme Vorrichtung. Das Ankoppeln der Vorrichtung 160an den Chipsatz 120 kann das physikalische Koppeln der Vorrichtung 160 an den Chipsatz 120 oder das drahtlose Koppeln der Vorrichtung 160 mit dem Chipsatz 120 umfassen. Als ein Beispiel hat der Chipsatz 120 einen Sender, um Daten zu der angekoppelten Vorrichtung 160 zu senden, und einen Empfänger, um Daten von dieser zu empfangen. Die Vorrichtung 160, wie veranschaulicht, weist weiter einen Port 170 auf, der in weiteren Einzelheiten hiernach diskutiert wird.

Der Chipsatz 120 ist mit dem Prozessor 110, dem Speicher 150 und der Vorrichtung 160 gekoppelt. Der Chipsatz 120 ist als ein einziger Block veranschaulicht; jedoch ist der Chipsatz 120 nicht derart beschränkt. Tatsächlich weist der Chipsatz 120 oftmals eine Vielzahl von Controller-Hubs oder integrierten Schaltungen auf. Als ein bestimmtes Beispiel weist der Chipsatz 120 einen Speicher-Controller-Hub (MHC – Memory Controller Hub) auf, der an den Prozessor 110 und den Speicher 150 gekoppelt ist, ebenso wie einen Verbindungscontroler-Hub (ICH – Interconnect Controller Hub), auch als ein Eingabe/Ausgabe-Hub (IOH – Input/Output Hub) bezeichnet, der an den MCH und I/O-Einrichtungen durch einen Bus, so wie PCI Express, gekoppelt ist. Indem typische Speicherbusprotokolle verwendet werden, liefert der Chipsatz 120 Daten zwischen dem Prozessor 110 und dem Speicher 150.

Auch gezeigt im Chipsatz 120 ist ein PCI Express-Schalter 130. Bei einer Ausführungsform paßt der PCI Express-Schalter 130 eine Frequenz der Daten an, die von einem Sender, der im Chipsatz 120 vorliegt, übertragen werden. Darüberhinaus kann der PCI Express-Schalter 130 die Taktfrequenz seines Empfängers anpassen. Zum Beispiel stellt der Schalter 130 den Empfängertakt von der Frequenz Gen1 auf die Frequenz für drahtlosen Anschluß um.

Bei einer Ausführungsform versucht ein Wurzelport 140, auch im Chipsatz 120 veranschaulicht, eine Kommunikation zwischen der angeschlossenen Vorrichtung bei der Frequenz Gen1 einzurichten. Wenn die Kommunikation nach N Versuchen nicht erfolgreich ist, erfaßt der Wurzelport 140 automatisch bei einer angeschlossenen Vorrichtung, daß diese bei einer Frequenz für drahtlosen Anschluß arbeitet. Der Wurzelport 140 und der PCI Express-Schalter 130 können Teil der physikalischen Schicht oder irgendeiner anderen Schicht sein, die in einem PCI Express-Bus/Protokoll vorliegen.

2 veranschaulicht ein Ablaufdiagramm eines Algorithmus zum automatischen Erfassen, daß eine angeschlossene Vorrichtung bei einer Frequenz für drahtlosen Anschluß arbeitet. Bei einer Ausführungsform wird der Algorithmus durch den Wurzelport 140 implementiert. Wie oben ausgeführt ist der Wurzelport 140 im Chipsatz 120 veranschaulicht; jedoch ist der Wurzelport 140 nicht derart beschränkt, da der Wurzelport 140 auch in einem getrennten Controller-Hub, einer integrierten Schaltung, einem Schalter oder einer Brücke in der hierarchischen Verbindung eines Peripheriebusses vorliegen kann.

Im Betrieb 210 versucht der Wurzelport 140, eine angeschlossene Endpunkt-Vorrichtung auf eine erste Frequenz zu „trainieren". Bei einer ersten Ausführungsform werden Daten mit einer ersten Frequenz gesendet. Als ein weiteres Beispiel wird, zusätzlich zum Senden von Daten mit der ersten Frequenz, der Wurzelport-Empfänger auch mit der ersten Frequenz getaktet. Als ein bestimmtes Beispiel ist die erste Frequenz die Frequenz Gen1. Das Training kann ein „Bit-Lock" und ein „K-align Lock" der physikalischen Schichten jeder Vorrichtung aufweisen. Jedoch ist das Trainieren nicht derart beschränkt. Zum Beispiel kann das Trainieren auch das Austauschen von Trainingssequenzen aufweisen. Bit-Lock bezieht sich auf die Möglichkeit des Empfängers, richtig auf bestimmte Bits innerhalb eines Bitstroms zu verriegeln, indem Bitübergangskanten identifiziert werden. K-align Lock bezieht sich auf die Fähigkeit des Empfängers, Symbolgrenzen innerhalb eines Bitmusters zu bestimmen.

Wenn der Wurzelport 140 in der Lage ist, die Endpunkt-Vorrichtung im Rahmen von X Versuchen im Arbeitsschritt 220 zu trainieren, ist die Endpunkt-Vorrichtung mit PCI Express konform, und die Verbindungsverhandlung wird im Arbeitsschritt 270 beendet. Die Anzahl der Versuche X kann ein softwareprogrammierbarer Wert mit einer Hardware-Standardeinstellung sein. Weiterhin kann X eine ganze Zahl größer als oder gleich Eins sein.

Wenn jedoch der Wurzelport 140 nicht in der Lage ist, die Endpunkt-Vorrichtung innerhalb von X Versuchen zu trainieren, wird der Empfänger im Arbeitsschritt 230 mit einer zweiten Frequenz getaktet. Der Empfänger versucht dann, bei der zweiten Frequenz K-align durchzuführen. Als ein bestimmtes Beispiel fährt der Wurzelport 140 fort, Daten mit der ersten Frequenz zu transportieren/senden. Der Empfänger kann im Arbeitsschritt 240 Y Versuche lang versuchen, mit der zweiten Frequenz K-align auszuführen. Die Anzahl der Versuche Y kann ein softwareprogrammierbarer Wert mit einer Hardware-Standardeinstellung sein, ebenso wie eine ganze Zahl gleich oder größer als Eins. Beide Anzahlen von Versuchen X und Y können auch eine vorbestimmte Anzahl von Versuchen in Hardware oder in Software ebenso wie irgendeiner Kombination aus Hardware und Software sein.

Wenn jedoch der Empfänger mit dem K-align bei der zweiten Frequenz im Arbeitsschritt 240 scheitert, kehrt der Wurzelport 140 zum Arbeitsschritt 210 zurück und versucht wieder, die Endpunkt-Vorrichtung mit der ersten Frequenz zu trainieren.

Wenn andererseits der Empfänger das K-align erfolgreich bei der zweiten Frequenz durchführt, wird der Sender im Arbeitsschritt 250 so angepaßt, daß er Daten mit der zweiten Frequenz sendet. Der Wurzelport 140 versucht als nächstes im Arbeitsschritt 260, die Endpunkt-Vorrichtung im Rahmen von Z Versuchen bei der zweiten Frequenz zu trainieren. Somit versucht der Empfänger, auf bestimmte Bits innerhalb eines Bitstroms ein Bit-Lock durchzuführen, das heißt richtig zu verriegeln, und K-align durchzuführen, um Symbolgrenzen innerhalb eines Bitsmusters zu bestimmen. Wie oben für X und Y angegeben, kann Z auch eine vorbestimmte oder programmierbare ganze Zahl sein, die in Hardware, Software oder Firmware implementiert ist.

Nichtsdestotrotz, wenn es dem Empfänger nicht gelingt, die Endpunkt-Vorrichtung bei der zweiten Frequenz mit Z Versuchen in dem Arbeitsschritt 260 zu trainieren, kehrt der Wurzelport 140 zum Arbeitsschritt 210 zurück und versucht erneut, die Endpunkt-Vorrichtung bei der ersten Frequenz zu trainieren. Ansonsten, wenn der Empfänger mit Z Versuchen erfolgreich bei der zweiten Frequenz trainiert, ist die Verbindungsverhandlung im Arbeitsschritt 270 beendet.

3 veranschaulicht ein Blockschaubild einer Ausführungsform einer Vorrichtung zum Erfassen von mit PCI Express konformen und von mit PCI Express nicht konformen Vorrichtungen. 3 weist eine Statusmaschine 305 des drahtlosen Anschlusses, eine Schnittstelle 310 für die Empfangsschaltung, eine physikalische Schnittstelle 320 für den Empfang, einen Taktteiler 330, einen Multiplexer 335, eine Verbindungstrainings- und Statuszustandsmaschine 340, eine Schnittstelle 350 für die Sendeschaltung, eine Phasenregelschleife 375, einen Taktteiler 370 und einen Multiplexer 375 auf.

Die Schnittstelle 310 für die Empfangsschaltung ist mit der physikalischen Schicht 320 für den Empfang, dem Taktteiler 330 und dem Multiplexer 335 gekoppelt. Der Taktteiler 330 ist mit dem Multiplexer 335 gekoppelt. Die physikalische Schicht 320 für den Empfang ist mit der Verbindungstrainings- und Statuszustandsmaschine 340 gekoppelt. Die Verbindungstrainings- und Statuszustandsmaschine 340 und der Multiplexer 335 sind mit der Statusmaschine 335 des drahtlosen Anschlusses gekoppelt. Die Phasenregelschleife 365 ist mit dem Taktteiler 370 gekoppelt. Der Taktteiler 370 ist mit dem Multiplexer 375 gekoppelt. Der Multiplexer 375 ist mit der Verbindungstrainings- und Statuszustandsmaschine 340 gekoppelt.

Bei einer Ausführungsform empfängt die Schnittstelle 310 für die Empfangsschaltung ein Signal von einem drahtlos angeschlossenen Endpunkt. Bei einer weiteren Ausführungsform empfängt die Schnittstelle 310 für die Empfangsschaltung ein Signal von einem PCI Express-Endpunkt. Die Schnittstelle 310 für die Empfangsschaltung kann einen I/O-Puffer aufweisen.

Die Signaleingabe an die Schnittstelle 310 für die Empfangsschaltung kann ein Takt- und ein Datensignal aufweisen. Bei einer Ausführungsform wird das Taktsignal aus dem Datensignal herausgezogen. Die Schnittstelle 310 für die Empfangsschaltung kann den Takt aus dem Signal herausziehen und den Takt an den Taktteiler 330 und den Multiplexer 335 senden. Die Schnittstelle 310 für die Empfangsschaltung sendet die Daten an die physikalische Schicht 320 für den Empfang zur Verarbeitung. Die Daten werden anschließend von der physikalischen Schicht 320 für den Empfang an die Verbindungstrainings- und Statuszustandsmaschine 340 und an die Verbindungsschicht geschickt.

Der Takt, der aus dem Signal herausgezogen worden ist, welches von der Endpunkt-Vorrichtung empfangen worden ist, kann eine Frequenz Gen1 haben. Als ein bestimmtes Beispiel teilt der Taktteiler 330 den Takt durch Drei. Somit können die Eingaben in den Multiplexer 335 eine Frequenz Gen1 und eine Frequenz für drahtlosen Anschluß sein. Die Zustandsmaschine 305 des drahtlosen Anschlusses überträgt ein Signal an den Multiplexer 335, um auszuwählen, ob die Frequenz Gen1 oder die Frequenz für drahtlosen Anschluß von dem Multiplexer 335 ausgegeben wird. Bei einer Ausführungsform wählt die Zustandsmaschine 305 des drahtlosen Anschlusses die Frequenz Gen1 aus, wenn die Zustandsmaschine 305 des drahtlosen Anschlusses feststellt, daß eine PCI Express-Vorrichtung an die Schnittstelle 310 für die Empfangsschaltung und die Schnittstelle 350 für die Sendeschaltung gekoppelt ist. Jedoch kann die Frequenz für drahtlosen Anschluß von der Zustandsmaschine 305 des drahtlosen Anschlusses ausgewählt werden, wenn die Zustandsmaschine 305 des drahtlosen Anschlusses feststellt, daß eine drahtlos angeschlossene Vorrichtung mit der Schnittstelle 310 für die Empfangsschaltung und der Schnittstelle 350 für die Sendeschaltung gekoppelt ist.

Neben der Auswahl des Empfängertakts wählt bei einer Ausführungsform die Zustandsmaschine 305 des drahtlosen Anschlusses auch den Sendetakt aus. Es ist offensichtlich, daß eine weitere Statusmaschine den Sendetakt auswählen kann. Die Statusmaschine 305 des drahtlosen Anschlusses stellt dem Multiplexer 375 ein Auswahlsignal zur Verfügung. Der Multiplexer 375 empfängt einen ersten Takt und einen zweiten Takt als Eingaben. Ein Takt mit einer Frequenz Gen1 kann durch die Phasenregelschleife 365 erzeugt werden. Der Takt mit einer Frequenz Gen1 wird an den ersten Eingang des Multiplexers 375 gegeben. Der zweite Eingang zum Multiplexer 375 wird von der Ausgabe des Taktteilers 370 versorgt. Folglich sind bei einer bestimmten Ausführungsform die beiden Eingaben an den Multiplexer 375 die Frequenz Gen1 und die Frequenz für drahtlosen Anschluß, wobei die Frequenz Gen1 von einer PLL erzeugt wird und die Frequenz für drahtlosen Anschluß auf der Frequenz Gen1 basiert, d.h. die Frequenz Gen1 dividiert durch 3 ist.

Bei einer weiteren Ausführungsform wählt die Zustandsmaschine 305 des drahtlosen Anschlusses anfangs die Frequenz Gen1 sowohl für den Empfangs- als auch für den Sendetakt aus. Jedoch können die Frequenz für drahtlosen Anschluß oder weitere Frequenzen als Vorgabe für den Empfänger und den Sender ausgewählt werden, ebenso wie der Empfang- und der Sendertakt individuell ausgewählt werden können. Die physikalische Schicht 320 für den Empfang empfängt einen Takt mit einer Frequenz Gen1. Die physikalische Schicht 320 für den Empfang empfängt auch Daten von der Schnittstelle 310 für die Empfangsschaltung. Die Daten werden an die Verbindungstrainings- und Statuszustandsmaschine 340 mit einer ausgewählten Frequenzrate geleitet.

In ähnlicher Weise empfängt eine physikalische Schicht 360 für das Senden einen Takt mit einer Frequenz Gen1. Daten werden von der Verbindungsschicht zu der physikalischen Schicht gesendet, welche die Statuszustandsmaschine 340 umfassen kann. Darüber hinaus werden Daten mit der Frequenz Gen1 zu der Endpunkt-Vorrichtung gesendet. Als ein Beispiel werden Daten, die an die Endpunkt-Vorrichtung gesendet werden, von der Verbindungsschicht erzeugt. Die Schnittstelle 350 für die Sendeschaltung kann einen I/O-Puffer aufweisen, um die Daten zu der Endpunkt-Vorrichtung zu senden.

Nach dem Empfang von Daten von der Endpunkt-Vorrichtung versuchen die physikalische Schicht 320 für den Empfang und die Verbindungstrainings- und Statuszustandsmaschine 340, die Endpunkt-Vorrichtung bei der Frequenz Gen1 zu trainieren. Das Trainieren wird von der Verbindungstrainings- und Statuszustandsmaschine 340 eingeleitet. Wenn die physikalische Schicht 320 für den Empfang und die Verbindungstrainings- und Statuszustandsmaschine 340 erfolgreich beim Trainieren der Endpunkt-Vorrichtung bei der Frequenz Gen1 sind, liefert die Verbindungstrainings- und Statuszustandsmaschine 340 ein Signal an die Zustandsmaschine 305 des drahtlosen Anschlusses, um die Statuszustandsmaschine 305 des drahtlosen Anschlusses wissen zu lassen, daß die Endpunkt-Vorrichtung mit PCI Express kompatibel ist. Als ein Ergebnis wird die Zustandmaschine 305 des drahtlosen Anchlusses weiterhin Takte mit Frequenzen Gen1 für die Multiplexer 335 und 375 auswählen.

Wenn es jedoch der physikalischen Schicht 320 für den Empfang und der Verbindungstrainings- und Statuszustandsmaschine 340 nicht gelingt, die Endpunkt-Vorrichtung mit der Rate Gen1 zu trainieren, kann die Zustandsmaschine 305 des drahtlosen Anschlusses die Takteingabe für den drahtlosen Anschluß für den Multiplexer 335 auswählen. Die physikalische Schicht 320 für den Empfang und die Verbindungstrainings- und Statuszustandsmaschine 340 können dann versuchen, das K-align der Daten durchzuführen. Zum Beispiel kann die physikalische Schicht 320 für den Empfang Symbolgrenzen innerhalb des Bitmusters festlegen, indem nach einem COM-Symbol gesucht wird. Das COM-Symbol kann ein eindeutiges Zeichen im K-Code innerhalb einer Bitsequenz sein. Wenn die physikalische Schicht 320 für den Empfang und die Verbindungstrainings- und Statuszustandsmaschine 340 das K-align der Daten erfolgreich ausführen, kann die Verbindungstrainings- und Statuszustandsmaschine 340 den Takt für den drahtlosen Anschluß für den Multiplexer 375 auswählen und versuchen, die Endpunkt-Vorrichtung mit der Rate des drahtlosen Anschlusses zu trainieren.

In der voranstehenden Beschreibung ist die Erfindung mit Bezug auf bestimmte beispielhafte Ausführungsformen beschrieben worden. Es wird jedoch offensichtlich sein, daß verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne Abweichung vom breiteren Gedanken und Umfang der Erfindung, wie sie in den angefügten Ansprüchen ausgeführt sind. Die Beschreibung und Zeichnungen sollen demgemäß in einem veranschaulichenden anstatt einem beschränkenden Sinne gesehen werden.

Zusammenfassung

Ein Computersystem, das eine mit PCI Express konforme Endpunkt-Vorrichtung erfaßt, wird beschrieben. Genauer taktet das Computersystem Sende- und Empfangsschaltungen mit einer ersten Frequenz und leitet eine Trainingssequenz ein. Wenn die Endpunkt-Vorrichtung erfolgreich bei der ersten Frequenz trainiert, ist die Endpunkt-Vorrichtung mit PCI Express kompatibel. Wenn nicht, leitet das Computersystem eine weitere Trainingssequenz mit einer zweiten Frequenz ein.


Anspruch[de]
Computersystem, das aufweist:

einen Prozessor; und

einen Chipsatz, der mit dem Prozessor gekoppelt ist, wobei der Chipsatz die Kommunikation mit einer mit PCI Express kompatiblen Vorrichtung bei einer ersten Frequenz unterstützt, wobei der Chipsatz dazu ausgelegt ist, mit einer Vorrichtung bei einer zweiten Frequenz zu kommunizieren, falls es dem Chipsatz nicht gelingt, mit der Vorrichtung bei der ersten Frequenz zu kommunizieren.
Computersystem nach Anspruch 1, bei dem der Chipsatz einen Schalter aufweist, um zwischen dem Senden von Daten mit der ersten Frequenz und dem Senden von Daten mit der zweiten Frequenz zu wählen. Computersystem nach Anspruch 1, bei dem der Schalter einen Wurzelport aufweist, der einen Algorithmus implementiert, der automatisch eine nicht mit PCI Express kompatible Vorrichtung erfasst, um mit dieser mit der zweiten Frequenz zu kommunizieren. Computersystem nach Anspruch 1, bei dem die erste Frequenz 2.5 Gigahertz ist. Computersystem nach Anspruch 1, bei dem die zweite Frequenz ein Drittel der Geschwindigkeit der ersten Frequenz ist. Computersystem, das aufweist:

einen Mikroprozessor;

einen Controller-Hub, der mit dem Mikroprozessor gekoppelt ist; und

eine Vorrichtung, die drahtlos mit dem Controller-Hub gekoppelt ist;

wobei der Controller-Hub einen Wurzelport mit einem Sender und einem Empfänger hat, wobei der Wurzelport versucht, bei einer ersten Frequenz von Daten, die von der Vorrichtung kommuniziert werden, Bitübergangskanten zu identifizieren und Symbolgrenzen zu bestimmen, und wobei, wenn es nicht gelingt, bei der ersten Frequenz die Bitübergangskanten zu identifizieren und Symbolgrenzen zu bestimmen, der Wurzelport den Empfänger lenkt zu versuchen, Symbolgrenzen bei einer zweiten Frequenz zu bestimmen.
Computersystem nach Anspruch 6, bei dem der Controller-Hub weiter aufweist:

eine Phasenregelschleife, um ein erstes Taktsignal mit der ersten Frequenz zu erzeugen;

einen Taktteiler, um das erste Taktsignal durch eine ganze Zahl zu teilen, um ein zweites Taktsignal mit der zweiten Frequenz zu erzeugen;

eine Zustandsmaschine für drahtlosen Anschluß, um ein erstes Signal zur Verfügung zu stellen, wenn es nicht gelingt, bei der ersten Frequenz Bitübergangskanten zu identifizieren und Symbolgrenzen zu bestimmen; und

einen Multiplexer, um zwischen der ersten und der zweiten Taktfrequenz wenigstens für den Empfänger auszuwählen, wobei das erste Taktsignal durch Vorgabe ausgewählt ist und das zweite Taktsignal ausgewählt wird, wenn das erste Signal von der Zustandsmaschine für drahtlosen Anschluß ausgewählt wird.
Computersystem nach Anspruch 6, bei dem die erste Frequenz ein Vielfaches von 2.5 GHz ist und die zweite Frequenz 1/3 der ersten Frequenz ist. Computersystem nach Anspruch 6, bei dem, falls der Empfänger Symbolgrenzen bei der zweiten Frequenz bestimmt, der Sender auf die zweite Frequenz gelenkt wird. Vorrichtung, die aufweist:

eine Schnittstelle für eine Empfangsschaltung, um Daten zu empfangen;

eine physikalische Schicht für den Empfang, die mit der Schnittstelle für die Empfangsschaltung gekoppelt ist, um nach Bitmustern zu suchen; und

eine erste Zustandsmaschine, die mit der physikalischen Schicht für den Empfang gekoppelt ist, um eine Endpunkt-Vorrichtung zu erfassen, die mit der Schnittstelle für die Empfangsschaltung verbunden ist.
Vorrichtung nach Anspruch 10, die weiter aufweist:

eine zweite Zustandsmaschine, die mit der ersten Zustandsmaschine gekoppelt ist, um einen ersten Eingangstakt für die physikalische Schicht auszuwählen.
Vorrichtung nach Anspruch 11, bei der die zweite Zustandsmaschine einen ersten Eingangstakt für eine physikalische Schicht für das Senden auswählt. Vorrichtung nach Anspruch 12, bei der eine Schnittstelle für eine Sendeschaltung mit der physikalischen Schicht für das Senden gekoppelt ist, um Daten an die Endpunkt-Vorrichtung zu senden. Vorrichtung nach Anspruch 10, bei dem die erste Zustandsmaschine feststellt, ob die Endpunkt-Vorrichtung mit PCI Express kompatibel ist. Vorrichtung nach Anspruch 14, bei der die zweite Zustandsmaschine einen zweiten Eingangstakt für die physikalische Schicht für den Empfang auswählt, wenn die Endpunkt-Vorrichtung nicht mit PCI Express kompatibel ist. Vorrichtung nach Anspruch 15, bei der die physikalische Schicht für den Empfang versucht, Symbolgrenzen in einem Datenbitmuster bei einer Frequenz des zweiten Eingangstaktes zu bestimmen. Vorrichtung nach Anspruch 16, bei der die zweite Zustandsmaschine einen zweiten Eingangstakt für die physikalische Schicht für das Senden auswählt, wenn die physikalische Schicht für den Empfang Symbolgrenzen innerhalb des Datenbitmusters mit der Frequenz des zweiten Eingangstaktes bestimmt. Vorrichtung nach Anspruch 17, bei der die erste Zustandsmaschine bestimmt, ob die Endpunkt-Vorrichtung bei einer Frequenz von 833 Megahertz arbeitet. Verfahren, das aufweist:

Senden von Daten von einem Sender in einem PCI Express-Port mit einer ersten Frequenz;

Takten eines Empfängers mit der ersten Frequenz;

Versuchen, auf bestimmte Bits in einem Bitstrom zu verriegeln und Symbolgrenzen innerhalb eines Bitmusters zu identifizieren, das von dem Empfänger mit einer ersten Frequenz empfangen worden ist; und

Takten des Empfängers mit einer zweiten Frequenz, wenn der Empfänger nicht auf bestimmte Bits innerhalb des Bitstroms verriegelt und der Empfänger keine Symbolgrenzen innerhalb des Bitmusters nach N Versuchen identifiziert, wobei N eine ganze Zahl größer als Eins ist.
Verfahren nach Anspruch 19, das weiter das Beenden der Verbindungsverhandlung aufweist, wenn der Empfänger auf bestimmte Bits innerhalb eines Bitstroms verriegelt und der Empfänger Symbolgrenzen innerhalb eines Bitmusters identifiziert, das von dem Empfänger empfangen worden ist. Verfahren nach Anspruch 19, bei dem Symbolgrenzen innerhalb eines Bitmusters durch Identifizieren eines eindeutigen Symbols bestimmt werden. Verfahren nach Anspruch 19, das weiter aufweist:

Versuchen, Symbolgrenzen innerhalb eines Bitmusters bei der zweiten Frequenz zu bestimmten.
Verfahren nach Anspruch 22, das aufweist:

Versuchen, Symbolgrenzen innerhalb eines Bitmusters bei der ersten Frequenz zu bestimmen, wenn Versuche, Symbolgrenzen innerhalb eines Bitmusters bei der zweiten Frequenz zu bestimmen, innerhalb von N Versuchen nicht erfolgreich waren; und

Senden von Daten von dem Sender mit der zweiten Frequenz, wenn Versuche, Symbolgrenzen innerhalb eines Bitmusters bei der zweiten Frequenz zu bestimmten, erfolgreich waren.
Verfahren nach Anspruch 23, das weiter aufweist:

Ausführen einer Trainingssequenz bei der zweiten Frequenz.
Verfahren nach Anspruch 24, das weiter aufweist:

Ausführen einer Trainingssequenz bei der ersten Frequenz, wenn es dem PCI Express-Port nicht gelingt, bei der zweiten Frequenz zu trainieren.
Verfahren nach Anspruch 24, das weiter aufweist:

Beenden der Verbindungsverhandlung, wenn der PCI Express-Port bei der zweiten Frequenz trainiert.
Verfahren nach Anspruch 19, bei dem die erste Frequenz 2.5 Gigahertz ist. Verfahren nach Anspruch 19, bei dem die zweite Frequenz kleiner als die erste Frequenz ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com