PatentDe  


Dokumentenidentifikation DE102006000267A1 06.12.2007
Titel Verfahren zur Herstellung einer elektrischen Prüfeinrichtung, eine elektrische Prüfeinrichtung sowie Vorrichtung zur Ausführung des Verfahrens
Anmelder MS Elektronik GmbH, 85591 Vaterstetten, DE
Erfinder Dorn, Thomas, 85598 Baldham, DE
Vertreter TBK-Patent, 80336 München
DE-Anmeldedatum 02.06.2006
DE-Aktenzeichen 102006000267
Offenlegungstag 06.12.2007
Veröffentlichungstag im Patentblatt 06.12.2007
IPC-Hauptklasse G01R 31/28(2006.01)A, F, I, 20060602, B, H, DE
IPC-Nebenklasse H01L 21/66(2006.01)A, L, I, 20060602, B, H, DE   
Zusammenfassung Die Erfindung betrifft ein Verfahren zur Herstellung einer elektrischen Prüfeinrichtung, die eine Leiterplatte 1 mit einer Kontaktierung 41 auf der Vorderseite 12 und eine auf der der Kontaktierung abgewandten Rückseite 11 der Leiterplatte an Anbringstellen 13 angebrachte Versteifung 3 aufweist. Das Verfahren umfasst die folgenden Schritte:
Planes Ausrichten der Vorderseite der Leiterplatte, indem diese gegen eine Ausrichthilfe 2 gespannt wird; Bearbeiten der Anbringstellen, um diese in mindestens einer zur eingespannten Vorderseite parallelen Ebene auszurichten;
Anbringen der Versteifung an den Anbringstellen; und Lösen der Leiterplatte von der Ausrichthilfe. Durch diese Vorgehensweise bleibt die durch das Ausrichten gegen die Ausrichthilfe erhaltene Planarität oder Ebenheit der Leiterplatte erhalten, indem diese in der planparallelen Ausrichtung mit den Anbringstellen durch die Versteifung gehalten ist. Ferner sind eine elektrische Prüfeinrichtung sowie eine Vorrichtung zur Durchführung des Verfahrens beschrieben.

Beschreibung[de]

Elektrische Prüfeinrichtungen der betreffenden Art werden verwendet, um einen elektrischen Prüfling in Form beispielsweise einer Vielzahl von integrierten elektrischen Schaltkreisen bzw. Microchips oder Chips, die auf einem Wafer ausgebildet sind, zu testen und schon auf dem Wafer fehlerhafte Schaltkreise zu erkennen. Dadurch kann eine weitere, in diesem Falle überflüssige Bearbeitung der fehlerhaften Chips vermieden werden. Ferner sind die integrierten Schaltkreise als einzelne gleichartige Chips in der Regel sehr klein und schwierig zu halten und die Chips sind leichter handhabbar, solange sie auf dem Wafer noch in einem Stück vorliegen. Erst im weiteren Fertigungsvorgang werden die Chips durch entsprechendes Zerteilen des Wafers vereinzelt.

Eine prinzipielle Anordnung einer elektrischen Prüfeinrichtung, auf die sich die Erfindung bezieht, ist in 5 gezeigt. 5 zeigt eine Leiterplatte 1, die an einer Versteifung 3 befestigt ist und eine sogenannte Kontaktierung 41 trägt, die einzelne Kontaktpunkte bereitstellt, die wiederum mit randseitig ausgebildeten Kontakten (hier mit 42 angedeutet) in Verbindung stehen. Der Kontaktierung 41 gegenüberliegend angeordnet ist ein sogenannter Nadelkopf 5 gezeigt, der eine Vielzahl von den Nadelkopf durchgreifenden Nadeln trägt, deren der Leiterplatte zugewandte Enden jeweils auf zugeordneten einzelnen Kontaktpunkten der Kontaktierung 41 zu liegen kommen und damit in elektrischem Kontakt stehen. Das in 5 untere Ende des Nadelkopfs, d.h. die Nadelspitzen der Nadeln 51 auf der Unterseite des Nadelkopfs sind ausgelegt, auf den Wafer aufgesetzt zu werden, der die Vielzahl von Schaltkreisen ausgebildet hat. Dabei stellen diese Nadeln elektrischen Kontakt zwischen den einzelnen Punkten auf dem Wafer und den randseitigen Kontakten 42 der Leiterplatte 1 her, die wiederum an entsprechende elektrische Prüfmimiken angeschlossen sind, um die Funktion bzw. Qualität der Schaltkreise zu überprüfen.

Durch die zunehmende Miniaturisierung der Schaltkreise zusammen mit der zunehmenden verarbeitbaren Wafergröße steigt die Dichte der bei der Prüfung gleichzeitig elektrisch zu verbindenden bzw. anzuschließenden Kontaktstellen deutlich an. In ausgeführten Anlagen kann ein solcher Nadelkopf derzeit etwa 12000 Nadeln auf einer gut handflächengroßen Fläche tragen.

Alle diese Nadeln müssen bei der Prüfung die vorgegebenen Kontaktpunkte auf dem Wafer und auf der Leiterplatte gleichzeitig mit einem vorgegebenen Mindestdruck berühren, um Kontaktfehler zu vermeiden, die zu einer Fehlbeurteilung bei der Prüfung der Schaltkreise führen können. Die Nadeln sind allerdings extrem fein und die verfügbaren Druckkräfte je Nadel sind gering, um zu vermeiden, dass bei der hohen Anzahl von Nadeln Gesamtkräfte innerhalb der Prüfvorrichtung auftreten, die von der Prüfvorrichtung kaum noch zu halten sind. Auch darf die einzelne Nadel nicht so belastet werden, dass sie unter dieser Last abknickt oder den Wafer beschädigt, d.h. es gibt auch einen vorgegebenen Höchstdruck der Nadelspitze auf dem Wafer. Wenn jede Nadelspitze nur mit wenigen N auf den jeweiligen Kontaktpunkt drückt, ergeben sich, bedingt durch die große Anzahl von Nadeln für den gesamten Nadelkopf doch erhebliche Lasten, die von der Leiterplatte abgefangen bzw. gegengehalten werden müssen.

Um das Gegenhalten gegen die Kontakthälften zu ermöglichen, ist auf der Leiterplatte, auf der der Kontaktierung abgewandten Seite, die nachfolgend als Rückseite bezeichnet wird, eine Versteifung 3 angebracht, die in 5 schematisch angedeutet ist. Die Darstellung der Versteifung 3 zeigt Anbringstellen der Versteifung, die mit 31 bezeichnet sind, wo die Versteifung unmittelbar an der Leiterplatte anliegt und zeigt einen Zwischenraum oder Abstand 32, bei dem die Versteifung 3 von der Rückseite der Leiterplatte 1 beabstandet ist. Dieser Zwischenraum 32 wird in der Regel freigehalten, da zusätzliche elektrische Funktionselemente, die mit der Kontaktierung 41 der Leiterplatte 1 sowie deren Randkontakten 42 zusammenwirken, in diesem Bereich an- bzw. aufgebracht sind. Diese Funktionselemente können separat angebrachte Bauelemente, wie Widerstände, Kondensatoren etc. oder unmittelbar auf der Leiterplatte ausgebildete elektrische Bauelemente sein.

Der in 5 gezeigte Nadelkopf 5 ist lediglich schematisch als Block dargestellt; er kann eine Vielzahl verschiedener Formen annehmen, die sich nach den zu prüfenden oder anderen Bedingungen richtet. Die Wafer, die die zu prüfenden Schaltkreise tragen, sind sehr eben. Deswegen genügt es, wenn die Nadeln auf der dem Wafer zugewandten Seite des Nadelkopfs in einer Ebene angeordnet sind, eine hinreichend gleichmäßige Anlage aller Nadeln an ihren jeweils zugeordneten Kontaktstellen der zu prüfenden Schaltkreisen zu erreichen, und um ein gutes Prüfergebnis zu erzielen.

Die Leiterplatte 1 jedoch ist, insbesondere da erhebliche Gewichtsbeschränkungen durch die Ausgestaltung der weiteren Prüfeinrichtungen bestehen und entsprechend nur geringe Materialstärken nicht-leitender Kunststoffmaterialien für die Leiterplatten verwendet werden können, meistens etwas uneben. Um diese immanente Unebenheit zu kompensieren, wird eine Anpassung des Nadelkopfs und/oder der Leiterplatte 1 an die Leiterplattenkontaktierung 41 vorgenommen, so dass die dem Wafer zugewandten Enden aller Nadeln eines Nadelkopfs innerhalb einer Ebene sind. Konzeptbedingt dürfen nur sehr geringe Abweichungen von der Planarität bzw. Ebenheit der Ebene der Nadelenden auftreten. Dies ist aufwendig.

Die Nadelköpfe sind wegen der Feinheit der Nadeln und der hohen Anzahl von Nadeln jedoch anfällige Bauteile. Wenn der Nadelkopf repariert werden muss, ist anschließend wieder eine individuelle Anpassung an die Leiterplatte erforderlich.

Angesichts dieser Schwierigkeiten liegt der Erfindung die Aufgabe zugrunde, ein Herstellungsverfahren für eine elektrische Prüfeinrichtung vorzuschlagen, deren Nadelkopf austauschbar gestaltet werden kann.

Diese Aufgabe wird hinsichtlich des Verfahrens mit einem Verfahren mit den Merkmalen von Anspruch 1 gelöst. Ferner ist es ebenso Aufgabe der Erfindung, eine elektrische Prüfeinrichtung vorzuschlagen, bei der der Nadelkopf austauschbar gestaltet sein kann. Diese Aufgabe wird mit einer elektrischen Prüfeinrichtung nach Anspruch 11 gelöst.

Schließlich ist es ein weiteres Ziel der Erfindung, eine Vorrichtung zur Ausführung des erfindungsgemäßen Verfahrens vorzuschlagen. Dieses Ziel wird mit den Merkmalen des Patentanspruchs 15 erreicht.

Erfindungsgemäß ist vorgesehen, die Vorderseite der Leiterplatte eben auszurichten, indem sie gegen eine Ausrichthilfe gespannt wird. Dann werden die Anbringstellen der Leiterplatte bearbeitet, an denen später die Versteifung auf der Rückseite der Leiterplatte angebracht wird. Dabei werden die Anbringstellen in mindestens einer zur eingespannten Vorderseite parallelen Ebene ausgerichtet. Vor oder nach dem Anbringen der Versteifung an der Leiterplatte wird die Leiterplatte von der Ausrichthilfe gelöst, wobei die zuvor während der Einspannung erzielte Planarität der Vorderseite und damit der Kontaktierung erhalten bleibt.

Vorteilhafte Ausgestaltungen des genannten erfindungsgemäßen Verfahrens sind in den Unteransprüchen aufgezeigt. Hier soll jedoch insbesondere noch genannt werden, dass in einer vorteilhaften Ausgestaltung der Erfindung vorgesehen sein kann, auf der Seite der Kontaktierung vorgesehene, entsprechend dick gestaltete verdickte Kontakte auf der nunmehr durch die Versteifung plan gehaltenen Leiterplatte zusätzlich plan zu bearbeiten, um eine noch höhere Genauigkeit der Ebenheit oder Planarität der Kontaktierung selbst zu erhalten. Sowohl die Bearbeitung der Leiterplatte als auch der Kontaktierung kann alle üblichen spanabhebenden Verfahren umfassen, wobei dies insbesondere Schleifen, Fräsen, Honen, Läppen und Polieren umfassen kann.

Insbesondere im Fall der nachträglich bearbeiteten Kontaktierung ist vorgesehen, zunächst säulenförmig verlängerte Kontakte der Kontaktierung auszubilden, diese nachfolgend zu bearbeiten, und anschließend eine Vergoldung der Kontakte zur Verbesserung der Kontakt- bzw. Leitfähigkeit vorzunehmen.

Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Darin zeigen

1 eine schematische Schnittansicht der Leiterplatte und der Ausrichthilfe zu Beginn des Verfahrens;

2 in gleicher Darstellung wie 1 den Fortgang des Verfahrens;

3 die Bearbeitung der Leiterplatte 1 ebenfalls schematisch in einer Schnittdarstellung;

4 in gleicher Darstellung das Ergebnis; und

5 eine schematische Schnittansicht einer Gesamtanordnung einer elektrischen Prüfeinrichtung, auf die sich die Erfindung bezieht.

In 1 ist in starker Vergrößerung ein Ausschnitt aus der Leiterplatte 1 gezeigt, wobei die Rückseite 11 der Leiterplatte, d.h. die Seite auf der die Versteifung anzubringen ist, in 1 oben ist. Die Vorderseite 12 der Leiterplatte 1, d.h. die Seite auf der die Kontaktierung angebracht ist, ist in 1 unten gezeigt und gegenüber einer Ausrichthilfe 2 mit einer ebenen Fläche angeordnet. Unebenheiten der Leiterplatte 1 sind als Abstände a zur Ausrichthilfe oder b zu einer gedachten ebenen Fläche, die der Rückseite 11 gegenüber und parallel dazu angeordnet ist, angedeutet. Es ist anzumerken, dass in diesem Zustand die Leiterplatte 1 nicht mit der Ausrichthilfe verspannt ist.

Gemäß 2 wird nun die Leiterplatte 1 gegen die Ausrichthilfe 2 vorgespannt, wobei die Vorderseite 12 der Leiterplatte 1 in Anlage mit der ebenen Fläche der Ausrichthilfe 2 gebracht wird. Die Anlage ist durch geeignete Einrichtungen so herzustellen, dass möglichst eine vollflächige Anlage der Vorderseite 12 an der Ausrichthilfe 2 erreicht wird. Wie in 2 mit den Buchstaben c und d angedeutet ist, summieren sich dabei die Unebenheiten a und b aus 1 zu einer geringen Unebenheit c auf der Vorderseite 12 der Leiterplatte 1 gegenüber einer großen Unebenheit d auf der Rückseite 11 der Leiterplatte 1.

Nunmehr wird die Rückseite 11 der Leiterplatte 1 zumindest an den Anbringstellen (13 in 3) für eine nicht dargestellte an der Rückseite 11 anzubringenden Versteifung bearbeitet, so dass diese Anbringstellen vorzugsweise in einer gemeinsamen planen Ebene liegen; es können aber auch zueinander parallele versetzte Ebenen sein; dies hängt von der Gestalt der Versteifung ab. Im einfachen Fall aber hat die Versteifung Anbringstellen, die in einer gemeinsamen Ebene liegen. Die Stellen, Flächen oder Orte, an denen die Versteifung dann angebracht wird, um an der Rückseite 11 der Leiterplatte 1 anzuliegen, werden gemäß 3 bearbeitet, wobei die schraffierten Bereiche abgetragen werden, um eine bearbeitete Anbringstelle 13 auf der Rückseite 11 der Leiterplatte 1 zu erzeugen.

Anschließend wird gemäß 4 verfahren, wonach die Leiterplatte 1 in einem an die Versteifung 3 geschraubten Zustand gezeigt ist, wobei die bearbeiten Anbringstellen 13 in flächiger Anlage oder im Wesentlichen flächiger Anlage mit der Versteifung 3 an deren Anbringstellen 31 sind. Nachdem die Ausrichthilfe 2 entfernt wurde, bleibt der Zustand der Anbringstellen erhalten, so dass die maximale Abweichung der Vorderseite 12 von der geforderten Planarität der Leiterplatte 1 und insbesondere der Kontaktierung dann den Wert c in 3 nicht mehr überschreitet.

Auf diese Weise lässt sich eine sehr plane oder ebene Kontaktierung der Leiterplatte 1 erzielen. Bei entsprechender etwas dickerer Gestaltung des Kontaktmaterials der Kontaktierung ist es zudem möglich, eine quasi vollständige Planarität der Kontaktierung durch anschließende plane Bearbeitung der Kontaktierung zu erzielen. Hier sei angemerkt, dass mit dem unter 1 bis 4 beschriebenen Verfahren auch schon ohne Nachbearbeitung der Kontaktierung ausgezeichnete Ebenheitswerte für die Kontaktierung erhalten werden können.

Die Wirkungsweise des erfindungsgemäßen Verfahrens wird anhand der 1 und 2 erläutert. In dem herkömmlichen Verfahren wird die Leiterplatte unmittelbar auf eine Versteifung geschraubt, um die Platte sozusagen plan zu ziehen oder gerade zu ziehen. Nähere Untersuchungen durch den Erfinder haben aber gezeigt, dass das Aufschrauben der Rückseite der Leiterplatte auf eine plane Fläche der Versteifung zu einer Verschlechterung der Planarität der Leiterplatte führt, da sich die Unebenheiten summieren und nicht aufheben. Würde man in 1 und 2 die Ausrichthilfe gedanklich durch eine Versteifung ersetzen und die Rückseite der Leiterplatte unmittelbar anschrauben, so wie es im Stand der Technik bisher üblich war, so würde der Unebenheit „b" auf der gedachten Vorderseite noch die Unebenheit „a" auf der gedachten Rückseite hinzugefügt, d.h. die gedachte Vorderseite hätte somit die Unebenheit d".

Bei der erfindungsgemäßen Vorgehensweise dagegen wird die Leiterplatte mit der Vorderseite 12 gegen eine ebene Fläche gespannt, das Aufaddieren oder Vergrößern der Unebenheiten findet auf der zu bearbeitenden Rückseite 11 statt, die Rückseite 11 wird dann planeben bearbeitet und diese planebenen zur Vorderseite flächenparallelen Stellen werden dann fest mit der ebenfalls planebenen Versteifung verbunden. Somit bleibt die Vorderseite 12 der Leiterplatte 1, die durch die Versteifung gehalten ist, tatsächlich eben. Dabei ist es egal, ob die Versteifung im eingespannten Zustand der Leiterplatte angebracht wird, oder ob die Leiterplatte zuvor von der Ausrichthilfe gelöst wird.

Zuvor wurde eine Vorgehensweise beschrieben, bei der die Bearbeitung der Leiterplattenrückseite 11 bzw. Anbringstellen eine Bearbeitung ist, bei der ein Teil der Leiterplatte 1 entfernt wird. Es kann natürlich auch ein zusätzlicher Materialauftrag stattfinden oder auch eine Kombination von zusätzlichem Materialauftrag und anschließendem Materialabtrag verwendet werden, um die Anbringstellen planeben und planparallel zur Vorderseite 12 der Leiterplatte 1 auszurichten.

Mit einer so hergestellten Leiterplatte 1 ist ein großes Problem hinsichtlich der Anpassung des Nadelkopfs (5 in 5) gelöst, denn nunmehr genügt es, wenn ein Nadelkopf auf beiden Seiten planeben ist, und entsprechend der Prüfaufgabe vor die Kontaktierung der Leiterplatte für diese Prüfaufgabe gesetzt und dann mit dem zu prüfenden Wafer in Kontakt gebracht wird. Beim Auftreten von Fehlern in dem Nadelkopf kann der Nadelkopf gegen einen anderen Nadelkopf ausgetauscht werden, dessen Nadelenden beidseitig des Nadelkopfs ebenfalls in planparallelen Ebenen liegen.

Die aufzubringende Versteifung kann einzelne Anbringstellen haben, in der Regel mindestens vier, üblicherweise aber acht Anlagepunkte, an denen die Versteifung üblicherweise mit der Leiterplatte verschraubt wird. Darauf ist die vorliegende Erfindung jedoch nicht beschränkt. Es kann auch eine Versteifung verwendet werden, die zusätzliche Versteifungselemente und Berührflächen hat, die planeben mit den Anbringstellen ausgerichtet sind. In diesem Fall wird in dem erfindungsgemäßen Verfahren die Rückseite der in der Ausrichthilfe eingespannten Leiterplatte an allen jenen Stellen bearbeitet, an denen die Versteifung anliegen soll. Damit lässt sich insbesondere bei der Verwendung von Stiften, Rippen mit der Versteifung oder Aussparungen in einer ansonsten geschlossenen ebenen Versteifungsfläche eine Versteifung der Leiterplatte erzielen. Die Ausrichthilfe kann eine einfache plane Platte hoher Steifigkeit – z.B. aus Stahl -, mit einer Spannmöglichkeit zum Einspannen der Leiterplatte unter Freilassung der zu bearbeitenden Stellen sein. Die Spanneinrichtungen können mechanisch oder hydraulisch ausgestaltet sein, wobei dem Material der Leiterplatten, die üblicherweise aus Kunstharz getränkten Glasfasermatten gefertigt sind, Rechnung getragen wird. Das Verfahren ist auch auf Leiterplatten aus anderen Materialien anwendbar.


Anspruch[de]
Verfahren zur Herstellung einer elektrischen Prüfeinrichtung, die eine Leiterplatte (1) mit einer Kontaktierung (41) auf der Vorderseite (12) und eine auf der der Kontaktierung (41) abgewandten Rückseite (11) der Leiterplatte (1) an Anbringstellen (13) angebrachte Versteifung (3) aufweist,

gekennzeichnet durch die Schritte:

Planes Ausrichten der Vorderseite (12) der Leiterplatte (1), indem diese gegen eine Ausrichthilfe (2) gespannt wird;

Bearbeiten der Anbringstellen (13), um diese in mindestens einer zur eingespannten Vorderseite (12) parallelen Ebene auszurichten;

Anbringen der Versteifung (3) an den Anbringstellen (13); und

Lösen der Leiterplatte (1) von der Ausrichthilfe (2).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Bearbeitung der Anbringstellen (13) einen spanabhebenden Bearbeitungsvorgang an mindestens einer Anbringstelle (13) umfasst. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bearbeitung der Anbringstellen (13) einen Materialauftrag auf mindestens eine Anbringstelle (13) umfasst. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 3, ferner mit dem Schritt der Aufbringung in Richtung der Leiterplattendicke verdickter Kontakte zur Bildung der freiliegenden Kontaktierung (41). Verfahren nach Anspruch 4, ferner mit dem Schritt einer spanabhebenden Bearbeitung der verdickten Kontakte, um die Kontaktierung (41) plan zu machen. Verfahren nach Anspruch 2 oder 5, dadurch gekennzeichnet, dass die spanabhebende Bearbeitung einen Fräsvorgang umfasst. Verfahren nach Anspruch 2, 5 oder 6, dadurch gekennzeichnet, dass die spanabhebende Bearbeitung einen Schleifvorgang umfasst. Verfahren nach einem oder mehreren der Ansprüche 2, 5, 6 oder 7, dadurch gekennzeichnet, die spanabhebende Bearbeitung einen Honvorgang umfasst. Verfahren nach einem oder mehreren der Ansprüche 5, 6, 7 oder 8, dadurch gekennzeichnet, die Bearbeitung der Kontaktierung (41) einen Läpp- und/oder Poliervorgang umfasst. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, ferner mit dem Schritt des Vergoldens der Kontaktierung (41), wobei die Vergoldung nach der spanabhebenden Bearbeitung der Kontaktierung erfolgt. Elektrische Prüfeinrichtung, mit einer Leiterplatte (1) mit einer Kontaktierung (41) auf der Vorderseite (12) und einer auf der der Kontaktierung (41) abgewandten Rückseite (11) der Leiterplatte (1) an Anbringstellen (13) angebrachten Versteifung (3),

wobei

die Kontakte der Kontaktierung (41) auf einer gemeinsamen Ebene liegen; und

die Anbringstellen (13) der Leiterplatte (1) in mindestens einer Ebene liegen, die zu der gemeinsamen Ebene der Kontakte parallel ist.
Elektrische Prüfeinrichtung nach Anspruch 11, dadurch gekennzeichnet, dass mindestens vier Anbringstellen (13) vorgesehen sind, die in Umfangsrichtung der Leiterplatte (1) zueinander versetzt sind und auf einer gemeinsamen Ebene liegen. Elektrische Prüfeinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Versteifung (3) auf der der Leiterplattenrückseite (11) zugewandten Seite Stützvorsprünge hat, die von den Anbringstellen (13) verschieden sind und mit der Leiterplatte (1) in Anlage sind. Elektrische Prüfeinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Versteifung (3) eine der Rückseite (11) der Leiterplatte (1) zugewandte ebene Anlagefläche hat, in der Aussparungen an Stellen vorgesehen sind, an denen die Leiterplatte (1) die Versteifung (3) nicht berührt. Vorrichtung zur Herstellung einer elektrischen Prüfeinrichtung, die eine Leiterplatte (1) mit einer Kontaktierung (41) auf der Vorderseite (12) und eine auf der der Kontaktierung (41) abgewandten Rückseite (11) der Leiterplatte (1) an Anbringstellen (13) angebrachte Versteifung (3) aufweist, mit

einer Ausrichthilfe (2), die eine ebene Anlagefläche zur Anlage mit der Kontaktierung (41) an der Ausrichthilfe (2) hat; und

einer Spanneinrichtung, mittels der die Leiterplatte (1) zur flächigen Anlage gegen die Anlagefläche spannbar ist.
Vorrichtung nach Anspruch 1 ferner mit einer Einrichtung zur Aufnahme der Ausrichthilfe (2) und der Leiterplatte (1) und zur spanabhebenden Bearbeitung der Leiterplattenrückseite (11) in paralleler Ausrichtung zur Anlagefläche.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com