PatentDe  


Dokumentenidentifikation DE102006030262A1 03.01.2008
Titel Verfahren zum Strukturieren von Gateelektroden durch Reduzieren der Seitenwandwinkel einer Maskenschicht
Anmelder Advanced Micro Devices, Inc., Sunnyvale, Calif., US
Erfinder Stejskal, Roland, 01705 Freital, DE;
Kruegel, Stephan, 01468 Reichenberg, DE;
Lenski, Markus, 01129 Dresden, DE
Vertreter Grünecker, Kinkeldey, Stockmair & Schwanhäusser, 80538 München
DE-Anmeldedatum 30.06.2006
DE-Aktenzeichen 102006030262
Offenlegungstag 03.01.2008
Veröffentlichungstag im Patentblatt 03.01.2008
IPC-Hauptklasse H01L 21/336(2006.01)A, F, I, 20061019, B, H, DE
IPC-Nebenklasse H01L 29/78(2006.01)A, L, I, 20061019, B, H, DE   
Zusammenfassung Durch Ausführen einer anisotropen Lackmodifizierung vor dem eigentlichen Lackreduzierprozess kann das Profil der Endbereiche der Lackstrukturelemente deutlich verbessert werden, indem beispielsweise im Wesentlichen vertikale Seitenwandbereiche geschaffen werden. Folglich kann eine Überlappung von Gateelektroden mit dem entsprechenden Isolationsstrukturen erreicht werden, wobei dennoch die Wahrscheinlichkeit für einen Kurzschluss zwischen gegenüberliegenden Endbereichen der Gateelektroden deutlich reduziert wird, wodurch die Möglichkeit für eine weitere Größenreduzierung von Bauteilabmessungen geschaffen wird.

Beschreibung[de]
Gebiet der vorliegenden Erfindung

Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Strukturierung von Leitungen, etwa von Gateelektroden, von Feldeffekttransistorbauelementen auf der Grundlage einer Maskenschicht, etwa einer Lackmaske.

Beschreibung des Stands der Technik

In modernen integrierten Schaltungen mit äußerst hoher Packungsdichte werden die Bauteilstrukturen ständig verkleinert, um das Leistungsvermögen und die Funktion zu verbessern. Ein wichtiges Schaltungselement in komplexen integrierten Schaltungen ist ein Feldeffekttransistor, der eine Komponente repräsentiert, die ein Kanalgebiet aufweist, dessen Leitfähigkeit durch ein elektrisches Feld gesteuert werden kann, das durch Anlegen einer Steuerspannung an die Gateelektrode erzeugt wird, die in der Nähe des Kanalgebiets ausgebildet und davon durch eine Gateisolationsschicht getrennt ist. Das Kanalgebiet wird im Allgemeinen durch entsprechende pn-Übergänge definiert, die durch eine Grenzfläche stark dotierter Drain- und Source-Gebiete und einem invers dotierten Gebiet definiert sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Wichtige Eigenschaften für das Leistungsverhalten einer integrierten Schaltung sind u. a. die Schaltgeschwindigkeit der einzelnen Transistorelemente und das Durchlassstromvermögen. Somit ist ein wichtiger Aspekt zum Erhalten einer hohen Transistorleistung die Reduzierung des Gesamtwiderstandes des Stromweges, der durch das Kanalgebiet, dem Widerstand der Drain- und Sourcegebiete und der entsprechenden Kontakte, die den Transistor mit den peripheren Bereichen verbinden, etwa anderen Transistoren, Kondensatoren, und dergleichen, definiert ist. Die Reduzierung der Kanallänge liefert somit einen geringeren Widerstand des Kanalgebiets und bietet auch die Möglichkeit, die Packungsdichte der integrierten Schaltung zu vergrößern. Beim Verringern der Transistorabmessungen wird auch die Transistorbreite typischerweise im Hinblick auf die Packungsdichte und die Schaltgeschwindigkeit reduziert, was jedoch zu einer Verringerung des Durchlassstromvermögens führt. Es ist daher von großer Wichtigkeit, den Reihenwiderstand eines Transistors für gegebene Entwurfsabmessungen möglichst stark zu verringern, um damit ein moderat hohes Durchlassstromvermögen mit einer erhöhten Schaltgeschwindigkeit für modernste Logikschaltungen zu kombinieren.

Wie zuvor erläutert ist, sind die Kanallänge und die Kanalbreite kritische Parameter für das Leistungsverhalten eines speziellen Feldeffekttransistors. Mit Bezug zu den 1a bis 1c wird ein typischer konventioneller Prozessablauf nunmehr detailliert beschrieben, um deutlicher die Probleme zu zeigen, die mit der Strukturierung einer Gateelektrode äußerst moderner Transistorelemente verknüpft sind.

1a zeigt schematisch ein Halbleiterbauelement 100 in einer Draufsicht, das ein Substrat 101 aufweist, auf dem ein geeignetes Halbleitermaterial, etwa Silizium und dergleichen ausgebildet ist. Eine Grabenisolationsstruktur 102 ist in dem Substrat 101 ausgebildet, d. h. in der entsprechenden Halbleiterschicht, um damit ein erstes aktives Halbleitergebiet 110 und ein zweites aktives Halbleitergebiet 120 zu definieren. Es sollte beachtet werden, dass der Begriff „aktives Halbleitergebiet" so zu verstehen ist, dass dieser einen Halbleiterbereich mit gewissen Dotiermitteln beschreibt, zumindest in gewissen Bereichen des aktiven Gebiets, um damit die gewünschte Leitfähigkeit des Gebiets bereitzustellen. Das erste und das zweite aktive Halbleitergebiet 110, 120 können im Wesentlichen einen entsprechenden Halbleiterbereich repräsentieren, in welchem Drain- und Sourcegebiete sowie ein Kanalgebiet eines Transistors ausgebildet sind oder ausgebildet werden. Des weiteren ist eine erste Gateelektrode 111 über dem ersten aktiven Halbleitergebiet 110 ausgebildet und erstreckt sich zumindest entsprechend den Entwurfserfordernissen mit einem Endbereich 111e über die Grabenisolation 102 hinaus. In ähnlicher Weise ist eine zweite Gateelektrode 121 über dem zweiten aktiven Halbleitergebiet 120 ausgebildet und erstreckt sich mit einem entsprechenden Endbereich 121e teilweise über die Grabenisolation 102.

1b zeigt schematisch eine Querschnittsansicht, wie dies in 1a angegeben ist, des Halbleiterbauelements 100 während eines frühen Fertigungsstadiums zur Herstellung der ersten und der zweiten Gateelektrode 111, 121. Wie dargestellt, umfasst das Bauelement 100 die Grabenisolation 102, die die entsprechenden aktiven Gebiete 110 und 120 trennt. Ferner ist ein Gateelektrodenmaterial 103 über den Gebieten 110, 120 und der Grabenisolation 102 ausgebildet, wobei eine Gateisolationsschicht 104 zwischen dem Gateelektrodenmaterial 103 und den entsprechenden aktiven Gebieten 110, 120 vorgesehen ist. Ferner können in dieser Fertigungsphase entsprechende Lackstrukturelemente 115 und 125 über dem ersten und dem zweiten aktiven Gebiet 110 bzw. 120 ausgebildet sein, wobei die entsprechenden Lackstrukturelemente 115, 125 entsprechend einem Abstand 130 getrennt sind. Des weiteren ist, wie dargestellt ist, eine antireflektierende Beschichtung (ARC) 106 zwischen dem Gateelektrodenmaterial 103 und den entsprechenden Lackstrukturelementen 115, 125 vorgesehen. Es sollte beachtet werden, dass in der in 1b gezeigten Fertigungsphase die Lackstrukturelemente 115, 125 ähnlich zu den entsprechenden Gateelektroden 111, 121 sind, die aus dem Gateelektrodenmaterial 103 herzustellen sind, wobei jedoch die entsprechenden lateralen Abmessungen deutlich größer sein können im Vergleich zu den tatsächlichen Entwurfsabmessungen der Gateelektroden 111, 121. D. h., typischerweise werden Gateelektroden und viele andere Komponenten von Transistorelementen auf der Grundlage von Photolithographieverfahren strukturiert, in denen ein entsprechendes Muster von einem Retikel in eine Lackschicht abgebildet wird, die dann entwickelt und als eine Ätzmaske für das nachfolgende Strukturieren eines darunter liegenden Materials verwendet wird. In anspruchsvollen Anwendungen ist typischerweise die Auflösung des Photolithographieprozesses deutlich geringer im Vergleich zu den eigentlichen Sollabmessungen kritischer Strukturelemente, etwa der Gateelektroden 111, 121. Beispielsweise liegt in äußerst anspruchsvollen Photolithographieverfahren eine tatsächliche Abmessung beispielsweise eine Breite eines Leitungsstrukturelements im Bereich von ungefähr 90 bis 100 nm, während die eigentliche Sollabmessung für ein entsprechend strukturiertes Leitungsstrukturelement 60 nm oder sogar weniger beträgt. Folglich ist eine weitere Reduzierung der Größe der Lackstrukturelemente 115, 125 erforderlich, wie dies nachfolgend erläutert ist.

Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1b gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung der entsprechenden Grabenisolationen 102 auf der Grundlage gut etablierter Photolithographie-, Ätz-, Abscheide- und Einebungstechniken wird die Gateisolationsschicht 104 auf der Grundlage etablierter Oxidations- und/oder Abscheideprozesse hergestellt. Beispielsweise sind Siliziumdioxid möglicherweise in Verbindung mit Siliziumnitrid, häufig eingesetzt dielektrische Materialien für moderne Feldeffekttransistoren, wobei eine Dicke im Bereich von ungefähr 1,5 bis 5,0 oder mehr Nanometer liegen kann, abhängig von den Entwurfs- und Bauteilerfordernissen. Danach wird das Gateelektrodenmaterial 103, das typischerweise Polysilizium ist, auf der Grundlage gut etablierter CVD-(chemische Dampfabscheide-)Verfahren bei geringem Druck abgeschieden, wobei eine Dicke des Materials 103 im Bereich von 80 bis 150 nm für Bauelemente mit den oben spezifizierten kritischen Abmessungen liegt. Danach wird die ARC-Schicht 106 beispielsweise durch gut etablierte plasmaunterstützte oder thermische CVD-Verfahren aufgebracht, woran sich das Abscheiden eines geeigneten Lackmaterials anschließt, das auf der Grundlage der Belichtungswellenlänge ausgewählt wird, die während des nachfolgenden photolithographischen Prozesses angewendet wird. Als nächstes wird das Lackmaterial gemäß gut etablierter Rezepte behandelt und belichtet, um ein entsprechendes Belichtungsmuster in der Lackschicht zu bilden, das im Wesentlichen den entsprechenden Schaltungsstrukturelementen, die in der Schicht 103 herzustellen sind, mit Ausnahme der lateralen Abmessungen entspricht. Nach dem photolithographischen Prozess, der zusätzliche Ausbacksschritte und andere der Belichtung nachgeordnete Prozessschritte aufweisen kann, wird das Halbleiterbauelement 100, wie es in 1b gezeigt ist, einem weiteren Reduzierungsprozess unterzogen, um die Größe der Lackstrukturelemente 115, 125 zu verringern, die sich aus dem vorhergehenden Photolithographieprozess ergeben.

1c zeigt schematisch das Halbleiterbauelement 100 während eines Lackreduzierungsprozesses 107, der gestaltet ist, um die lateralen Abmessungen der Lackstrukturelemente 115, 125 gemäß den Prozesserfordernissen so zu verringern, dass die reduzierten Strukturelemente 115r, 125r erhalten werden, die dann als Ätzmasken für das Strukturieren des Gateelektrodenmaterials 103 dienen können. Der Reduzierungsprozess 107 ist als ein isotroper Ätzprozess gestaltet, beispielsweise auf der Grundlage von Sauerstoff mit mehreren Halogeniden und/oder Fluor, da Sauerstoff für ein äußerst isotropes Verhalten bei einer Vielzahl von Polymermaterialien sorgt. Somit werden die Länge und die Breite und auf Grund des isotropen Verhaltens des Prozesses 107 auch die Höhe der anfänglichen Strukturelemente 115, 125 deutlich reduziert, um die gewünschten Sollwerte für die Länge und die Breite der reduzierten Strukturelemente 115r, 125r zu erhalten. Somit wird während des Reduzierungsprozesses 107 auch der anfängliche Abstand 130 deutlich erhöht, wie dies durch 130r angedeutet ist. Es sollte beachtet werden, dass die Transistorbereitenrichtung in 1c der horizontalen Richtung entspricht, die als W angegeben ist, während die Transistorlängenrichtung im Wesentlichen senkrecht zur Zeichenebene in 1c orientiert ist. Somit repräsentiert eine Zunahme des Abstands 130r eine Verringerung der Breite der entsprechenden Strukturelemente 115r, 125r, und eine Verringerung der Größe in der Richtung senkrecht zur Zeichenebene entspricht einer Reduzierung der Gatelänge.

Nach dem Lackreduzierprozess 107 kann ein anisotroper Ätzprozess ausgeführt werden, um die Größe und die Form der Lackstrukturelemente 115r, 125r in die darunter liegenden Schichten 106 und 103 zu übertragen. Wenn beispielsweise Polysilizium verwendet wird, wird ein plasmagestützter Ätzprozess unter Anwendung von Chlor, Wasserstoffbromid und Sauerstoff als reaktive Gase eingesetzt. Abhängig von den Eigenschaften des entsprechenden Ätzprozesses kann eine weitere Reduzierung der Größe der Lackstruturelemente 115, 125 resultieren und kann daher auch die Ätzgenauigkeit verringern, was möglicherweise zu einer geringen Überlappung der entsprechenden Gateelektroden und der Grabenisolation 102 führt, was im Hinblick auf das Transistorleistungsverhalten unerwünscht ist.

1d zeigt schematisch das Halbleiterbauelement 100 nach dem entsprechenden anisotropen Ätzprozess, wodurch die erste und die zweite Gateelektrode 111, 121 gebildet werden. Bekanntlich kann die Gateelektrode eines Feldeffekttransistors die Leitfähigkeit eines entsprechenden Kanalgebiets 113, 123 steuern, das sich unter der Gateisolationsschicht 104 beim Anlegen einer geeigneten Steuerspannung an die entsprechende Gateelektrode 111, 121 ausbildet. In der Querschnittsansicht ist die Fließrichtung der Ladungsträger innerhalb der Kanalgebiete 113, 123 im Wesentlichen senkrecht zur Zeichenebene, während die horizontale Ausdehnung der entsprechenden Kanalgebiete 113, 123 der Breite der entsprechenden Kanäle entspricht. Somit wird für eine spezifizierte Kanallänge für ansonsten identische Transistorkonfigurationen eine größere Kanalbreite zu einem erhöhten Durchlassstromvermögen führen. Daher ist es für eine gegebene Transistorkonfiguration zur Optimierung des Transistorleistungsverhaltens wichtig, das verfügbare Kanalgebiet im Wesentlichen vollständig „zu verwenden", wozu ein geeignetes elektrisches Feld auch an den Randgebieten 124, 114 der entsprechenden Kanalgebiete 113, 123 erforderlich ist. Wie anschaulich in 1d gezeigt ist, kann die Gateelektrode 121 auf Grund von Toleranzen während des vorhergehenden Strukturierungsprozesses im Wesentlichen keinen Überlapp mit dem Randgebiet 124 aufweisen, während die Gateelektrode 111 eine geeignete Überlappung mit dem Isolationsgraben 102 aufweist, was vorteilhaft im Hinblick auf das Erzeugen eines geeigneten elektrischen Feldes an dem Randgebiet 114 sein kann. Folglich ist während des Betriebs im Wesentlichen der gesamte Kanal 113 einschließlich des Randgebiets 114 für den Ladungsträgertransport verfügbar, während ein ausreichendes elektrisches Feld für das Aufbauen eines leitenden Kanals an dem Randgebiet 124 in dem Kanalgebiet 123 reduziert ist. Folglich kann sich ein reduziertes Transistorleistungsverhalten aus einer nicht überlappenden Gateelektrode ergeben. Wie in 1c gezeigt ist, ist die Verringerung des anfänglichen Abstands 130, was vorteilhaft sein kann im Hinblick auf das Transistorleistungsverhalten, in dem konventionellen Prozessablauf wenig wünschenswert, da der Lackreduzierprozess 107 dann zu entsprechenden Lackresten in dem Zwischenraum 130r führen kann, was sich wiederum in entsprechenden Resten des Polysiliziummaterials 103 auswirken kann, wodurch möglicherweise ein Kurzschluss zwischen den Gateelektroden 111 und 121 hervorgerufen wird. Folglich wird in dem konventionellen Gatestrukturierungsprozess, wie er zuvor beschrieben ist, ein Kompromiss zwischen einem gewünschten Überlapp der Gateelektrode mit der Isolationsstruktur und dem Vermeiden von Kurzschlüssen zwischen benachbarten Endbereichen gemacht, die auch als Endkappen unterschiedlicher Gateelektroden bezeichnet werden.

Angesichts der obigen Situation besteht ein Bedarf für eine Technik zum Strukturieren von Gateelektroden, wobei ein oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.

Überblick über die Erfindung

Im Allgemeinen betrifft die vorliegende Erfindung eine Technik, die das Strukturieren von Halbleiterleitungen, etwa Gateelektroden, mit erhöhter Effizienz ermöglicht, indem das Profil eines Endbereichs eines Maskenstrukturelements verbessert wird, das über einer Isolationsstruktur ausgebildet wird. Auf der Grundlage des verbesserten Profils des Maskenstrukturelements können entsprechende Endbereiche der Halbleiterleitung, beispielsweise der Gateelektrode, mit erhöhter Formtreue strukturiert werden, wodurch die Möglichkeit für eine weitere Bauteilgrößenreduzierung geschaffen wird, ohne dass das Transistorleistungsverhalten auf Grund einer fehljustierten Gateelektrode oder eines Kurzschlusses zwischen gegenüberliegenden Enden der Gateelektrode verringert wird. Die Verbesserung des Profils entsprechender Endbereiche eines Maskenstrukturelements kann erreicht werden, indem die Schräge bzw. Verjüngung der entsprechenden Maskenstrukturelemente, wie sie typischerweise in dem konventionellen Lackreduzierprozess angetroffen wird, so verringert wird, dass ein reduzierter Abstand zwischen entsprechenden Endbereichen als Sollwert angewendet wird, ohne dass im Wesentlichen die Wahrscheinlichkeit zum Erzeugen entsprechender Kurzschlüsse erhöht wird.

Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden eines Maskenstrukturelements über einem ersten aktiven Halbleitergebiet und einem Bereich einer Isolationsstruktur, die das erste aktive Halbleitergebiet von einem zweiten aktiven Halbleitergebiet trennt. Des weiteren wird die Verjüngung eines Endbereichs des Maskenstrukturelements verringert und nachfolgend werden die lateralen Abmessungen des Maskenstrukturelements reduziert, um ein reduziertes Maskenstrukturelement zu bilden. Schließlich wird eine Materialschicht, die über dem Maskenstrukturelement ausgebildet ist, auf der Grundlage des reduzierten Maskenstrukturelements strukturiert.

Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden eines Endbereichs eines ersten Maskenstrukturelements und eines Endbereichs eines zweiten Maskenstrukturelements über einer Isolationsstruktur eines Halbleiterbauelements. Das Verfahren umfasst ferner das Ausführen eines anisotropen Modifizierungsprozesses zum Modifizieren eines Profils der Endbereiche des ersten und des zweiten Maskenstrukturelements. Schließlich wird eine laterale Abmessung des ersten und des zweiten Maskenstrukturelements auf einen spezifizierten Sollwert eingestellt.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterbauelement eine Isolationsstruktur, die in einer Halbleiterschicht ausgebildet ist, wobei die Isolationsstruktur ein erstes aktives Halbleitergebiet und ein zweites aktives Halbleitergebiet trennt, die in der Halbleiterschicht ausgebildet sind. Ferner ist eine erste Gateelektrode über dem ersten aktiven Halbleitergebiet ausgebildet und besitzt einen ersten Endbereich, der über der Isolationsstruktur gebildet ist. Des weiteren ist eine zweite Gateelektrode über dem zweiten aktiven Halbleitergebiet gebildet und besitzt einen zweiten Endbereich, der über der Isolationsstruktur gebildet ist, wobei der erste und der zweite Endbereich einander zugewandt sind und einen Abstand dazwischen definieren, wobei der Abstand kleiner ist als ungefähr eine Länge der ersten und der zweiten Gateelektrode.

Kurze Beschreibung der Zeichnungen

Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:

1a schematisch eine Draufsicht eines konventionellen modernen Halbleiterbauelements mit einem ersten und einem zweiten Transistorgebiet und entsprechenden Gateelektroden mit gegenüberliegenden Endbereichen an oder in der Nähe eines Isolationsgrabens zeigt;

1b bis 1d schematisch Querschnittsansichten entlang der Transistorbreitenrichtung während diverser Fertigungsphasen des Bauelements aus 1 gemäß einem konventionellen Prozessablauf zeigen;

2a bis 2d schematisch Querschnittsansichten entlang der Transistorbreitenrichtung während diverser Fertigungsphasen zum anisotropen Modifizieren einer Lackmaske zur Strukturierung von Gateelektroden gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen;

3a und 3b schematisch Querschnittsansichten eines Halbleiterbauelements während der Strukturierung von Gateelektroden in einem anisotropen Modifizierungsprozess durch Abdecken eines Abstand zwischen gegenüberliegenden Lackstrukturelementen gemäß noch weiterer anschaulicher Ausführungsformen zeigen;

4a bis 4f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Strukturierung von Gateelektroden zeigen, wobei eine Hartmaskenschicht anisotrop zur Verbesserung des Profils von Endkappen von Gateelektroden gemäß weiterer anschaulicher Ausführungsformen modifiziert wird; und

5a bis 5c schematisch Querschnittsansichten eines Halbleiterbauelements während des Strukturierens von Gateelektroden zeigen, wobei ein Isolationsgraben vertieft wird, um in selektiver Weise die optischen Eigenschaften gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zu modifizieren.

Detaillierte Beschreibung

Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollen die detaillierte Beschreibung und die Zeichnungen die vorliegende Erfindung nicht auf die speziellen offenbarten Ausführungsformen einschränken, sondern die beschriebenen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.

Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zum Strukturieren von Gateelektroden oder anderen Halbleiterleitungen, die teilweise über entsprechenden Isolationsstrukturen ausgebildet sind, wobei gegenüberliegende Endbereiche, die auch als Endkappen bezeichnet werden, präziser so positioniert werden können, dass diese eine zuverlässige Überlappung mit den Isolationsstrukturen aufweisen, wodurch Prozesstoleranzen während des Strukturierungsprozesses deutlich reduziert werden. Folglich sorgt die zuverlässig Überlappung der Endbereiche der Gateelektroden für ein verbessertes Transistorleitungsverhalten, während die geringeren Prozesstoleranzen die Möglichkeit für eine weitere Bauteilreduzierung bieten, da die gegenüberliegenden Endbereiche mit einem geringen Abstand vorgesehen werden können, ohne dass im Wesentlichen die Wahrscheinlichkeit zur Ausbildung eines direkten Kontakts zwischen gegenüberliegenden Endbereichen hervorgerufen wird. Zu diesem Zweck wird eine äußerst anisotrope Modifizierung entsprechender Maskenstrukturelemente, etwa von Lackstrukturelementen, die zur Strukturierung des entsprechenden Gateelektrodenmaterials eingesetzt werden, ausgeführt, um damit das Profil der Endbereiche zu verbessern, indem beispielsweise deren Verjüngung bzw. Abschrägung deutlich reduziert wird, bevor die entsprechenden Maskenstrukturelemente zum Definieren der endgültigen lateralen Sollabmessungen isotrop behandelt werden. In einigen Aspekten der vorliegenden Erfindung wird das Maskenstrukturelement in seiner Vorform durch Photolithographie bereitgestellt, während in anderen anschaulichen Ausführungsformen das entsprechende Maskenstrukturelement oder eine Vorform davon durch moderne Druck- bzw. Einprägeverfahren hergestellt werden kann, wobei eine nachfolgende anisotrope Behandlung für das gewünschte Profil an den entsprechenden Endbereichen der Maskenstrukturelemente sorgen kann. Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft ist im Zusammenhang mit modernsten Transistorelementen mit Gatelängen von ungefähr 100 nm und deutlich weniger, da in diesem Falle eine Variation des Durchlassstromvermögens auf Grund einer nicht zuverlässigen Überlappung von Endbereichen der Gateelektroden deutlich zu den Gesamtbauteilfluktuationen beitragen kann, während die erhöhte Wahrscheinlichkeit zur Erzeugung von Kurzschlüssen zu benachbarten Endbereichen die Produktionsausbeute reduzieren kann.

Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.

2a zeigt schematisch eine Querschnittsansicht eines Transistorelements 200 vor dem Strukturieren entsprechender Gateelektroden. Es sollte beachtet werden, dass die Querschnittsansicht aus 2a einen Schnitt entlang der Transistorbreitenrichtung zeigt, ähnlich wie dies mit Bezug zu den 1a und 1b erläutert ist. Das Halbleiterbauelement 200 weist ein Substrat 201 auf, das ein beliebiges geeignetes Trägermaterial repräsentiert, das darauf ausgebildet eine geeignete Halbleiterschicht 208 aufweist, etwa eine siliziumbasierte Schicht, eine Silizium/Germanium-Schicht, eine Silizium/Kohlenstoffschicht, und dergleichen. Das Substrat 201 kann auch andere geeignete Halbleitermaterialien, etwa II-VI, III-V-Verbindungen und dergleichen aufweisen, in denen geeignete Transistorelemente herzustellen sind. In anderen anschaulichen Beispielen kann das Substrat 201 ein SOI-(Halbleiter-auf-Isolator-)Substrat repräsentieren, wobei die Halbleiterschicht 208 auf einer vergrabenen isolierenden Schicht (nicht gezeigt) ausgebildet ist. Die Halbleiterschicht 208 umfasst ein erstes aktives Halbleitergebiet 210 und ein zweites aktives Halbleitergebiet 220, die durch eine entsprechende Isolationsstruktur 202 getrennt sind. Die Isolationsstruktur 202 kann eine beliebige geeignete Struktur repräsentieren, etwa eine Grabenisolationsstruktur, die häufig auch als flache Grabenisolation (STI) bezeichnet wird. Die Isolationsstruktur 202 kann im Wesentlichen aus einem isolierenden Material aufgebaut sein, zumindest an einer Grenzfläche zwischen dem ersten und dem zweiten aktiven Gebiet 210, 220. Des weiteren ist eine Gateisolationsschicht 204 auf den aktiven Gebieten 210, 220 und, abhängig von der Prozessstrategie, auf der Isolationsstruktur 202 ausgebildet. Des weiteren ist ein Gateelektrodenmaterial 203 und bei Bedarf eine geeignete ARC-Schicht oder eine andere Materialschicht 206, die auch mehrere Unterschichten aufweisen kann, abhängig von den Prozesserfordernissen, über der Gateisolationsschicht 204 ausgebildet. Es sollte beachtet werden, dass die Schicht 206 auch so vorgesehen werden kann, dass diese als eine Hartmaske während der weiteren Bearbeitung des Bauelements 200 in Abhängigkeit von der Prozessstrategie dienen kann. Eine entsprechende Maskenschicht 209, die in einer Ausführungsform in Form einer Lackschicht vorgesehen ist, ist über dem Gateelektrodenmaterial 203 ausgebildet und ist in der Fertigungsphase, wie sie in 2a gezeigt ist, in entsprechende Maskenstrukturelemente 215 und 225 strukturiert, die mit Ausnahme der lateralen Abmessungen den entsprechenden Gateelektroden entsprechen, die aus dem Gateelektrodenmaterial 203 zu strukturieren sind. Wie zuvor erläutert ist, werden die Maskenstrukturelemente 215, 225 auf der Grundlage moderner Photolithographieverfahren erhalten, die zu einer Strukturgröße mit Abmessungen führen, die deutlich größer sind als die gewünschten Sollabmessungen. Gemäß der vorliegenden Erfindung kann der entsprechende Photolithographieprozess auf der Grundlage entsprechender Prozessparameter, etwa Belichtungsdosis, und dergleichen, oder auf der Grundlage einer modifizierten Lithographiemaske so ausgeführt werden, dass ein Abstand 230 zwischen entsprechenden Endbereichen 215e, 225e der Maskenstrukturelemente 215, 225 deutlich kleiner ist im Vergleich zu dem konventionellen Vorgehen, wodurch in zuverlässiger Weise die Endbereiche 215, 225 über der Isolationsstruktur 202 angeordnet werden und somit auch die Möglichkeit geschaffen wird, Prozesstoleranzen beim Einstellen des endgültigen Abstands zwischen den entsprechenden Gateelektroden zu reduzieren, die auf der Grundlage der Maskenstrukturelemente 215, 225 zu strukturieren sind. Es sollte beachtet werden, dass auf Grund des geringeren Abstands 230 eine erhöhte Wahrscheinlichkeit für entsprechende Lackreste 231 an einer Unterseite des Abstands 230 bestehen kann, wobei jedoch die entsprechenden Lackreste 231 zuverlässig während des nachfolgenden Bearbeitens der Lackschicht 209 entfernt werden.

Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage im Wesentlichen der gleichen Prozessverfahren hergestellt werden, wie sie zuvor beschrieben sind, mit Ausnahme des Lithographieprozesses zur Strukturierung der Lackschicht 209, um damit den reduzierten Abstand 230 im Vergleich zur konventionellen Strategie zu erhalten. Danach wird das Bauelement 200 einem Modifizierungsprozess 232 unterzogen, um die Eigenschaften der Maskenstrukturelemente 215, 225 in anisotroper Weise zu modifizieren, d. h. in diesem Falle in einer äußerst selektiven Weise, um ein unterschiedliches Ätzverhalten an den Endbereichen 215e, 225e im Vergleich zu den zentralen Bereichen 215c, 225c in einem nachfolgenden Ätzschritt vorzusehen. Beispielsweise kann der Modifizierungsprozess 232 einen äußerst anisotropen Beschuss auf der Grundlage geeigneter Teilchen oder Strahlung beinhalten, d. h. die entsprechenden Teilchen oder die Strahlung werden mit einer hohen Richtungstreue zugeführt, so dass der entsprechende Beschuss in einer im Wesentlichen senkrechten Weise in Bezug auf die Oberfläche der zentralen Bereiche 215c, 225c eintrifft. In diesem Zusammenhang sollte beachtet werden, dass jegliche Angaben in Bezug auf Richtungen oder Positionen als relative Positionen zu betrachten sind, wobei das Substart 201 als eine Referenz zu verstehen ist. D. h., eine Positionsangabe, etwa „über", „unter", „lateral", „vertikal" und dergleichen ist in Bezug auf das Substrat 201 und insbesondere auf eine Oberfläche 201s davon zu verstehen. Somit ist das Gateelektrodenmaterial 203 „über" den aktiven Gebieten 210, 220 in dem zuvor definierten Sinne angeordnet. In ähnlicher Weise ist die Gateisolationsschicht 204 „auf" den entsprechenden aktiven Gebieten 210, 220 ausgebildet.

Wenn folglich Teilchen oder Strahlung im Wesentlichen senkrecht die Oberfläche der zentralen Bereiche 215c, 225c treffen, können die Teilchen oder die Strahlung das Material der Maskenstrukturelemente 215, 220 im mittleren Bereich 215c unterschiedlich im Vergleich zu den Endbereichen 215e modifizieren, die eine ausgeprägte Abschrägung während des vorhergehenden Photolithographie und der nachfolgenden nachgeordneten Behandlungen erhalten haben, wie dies zuvor mit Bezug zu 1b beschrieben ist. Beispielsweise kann die Behandlung 232 eine Strahlungsaushärtung beispielsweise auf der Grundlage geeignet ausgewählter ultravioletter (UV) Wellenlängen repräsentieren, oder diese kann einen Elektronenbeschuss, einen Teilchenbeschuss in Form einer Ionenimplantation und dergleichen repräsentieren.

2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter vorgeschrittenen Herstellungsstadium, wobei das Bauelement 200 einem anisotropen Ätzprozess 233 ausgesetzt ist, um das Profil zumindest in den Endbereichen 215e, 225e so zu modifizieren, dass die Abschrägung bzw. Verjüngung deutlich reduziert wird. Beispielsweise kann der anisotrope Ätzprozess 233 auf der Grundlage gut etablierter Prozesse gestaltet werden, wobei die vorhergehende Oberflächenmodifizierung 232 eine geringere Ätzrate während des Prozesses 233 ergibt, so dass weniger modifizierte Bereiche, etwa die schrägen Bereiche der Endbereiche 215e, 225e mit höherer Ätzrate während des Prozesses 233 im Vergleich zur Oberfläche der zentralen Bereiche 215c, 225c abgetragen werden. Geeignete anisotrope Ätzrezepte können effizient auf der Grundlage eines reaktiven Gases auf Fluorbasis mit entsprechenden Polymerkomponenten erstellt werden, um damit das Maß an Anisotropie des Prozesses 233 einzustellen. Ferner können während des anisotropen Ätzprozesses 233 entsprechende Reste 231, die eine moderat hohe Modifizierung während der Behandlung 232 erfahren haben, dennoch in effizienter Weise isoliert und danach entfernt werden, beispielsweise bereits während des Prozesses 233, oder während eines nachfolgenden isotropen Ätzprozesses, der typischerweise ausgeführt wird, um die lateralen Abmessungen der Lackstrukturelemente 215, 225 gemäß den Entwurfssollwerten zu reduzieren. Folglich können die entsprechenden Endbereiche 215, 225e ein äußerst modifiziertes Profil mit einer deutlich reduzierten Abschrägung erhalten, während eine Reduzierung in der Höhe der Maskenstrukturelemente 215, 225 geringer ist im Vergleich zu dem lateralen Materialabtrag am Grund der Endbereiche 215e, 225e ist.

2c zeigt schematisch das Halbleiterbauelement 200 während eines isotropen Reduzier- bzw. Schrumpfprozesses 207, der auf der Grundlage einer Sauerstoffplasmaumgebung ausgeführt wird, um in geeigneter Weise die laterale Ausdehnung der Strukturelemente 215, 225 zu reduzieren. Auf Grund des im Wesentlichen vertikalen Lackprofils nach dem vorhergehenden Prozessen 232, 233 wird der entsprechende Lackreduzierprozess an den Endbereichen 215e, 225e verlangsamt, wodurch auch ein reduzierter Abstand 232r nach dem isotropen Ätzprozess 207 im Vergleich zur konventionellen Vorgehensweise bereitgestellt wird. Folglich sorgt in Verbindung mit dem reduzierten Abstand 230r im Vergleich zu konventionellen Lösungen die Kombination der Prozesse 232 und 233 für eine geringere Abschrägung und damit ein verbessertes Profil der Endbereiche 215e, 225e, was zu dem Abstand 230r nach dem Prozess 207 führt, wobei deutlich geringere Abmessungen im Vergleich zu konventionellen Prozessen erreicht werden. Wie zuvor erläutert ist, können die konventionellen Maskenstrukturelemente 115, 125 während des entsprechenden Lackreduzierprozesses intensiver vertieft werden, woraus sich ein Abstand von ungefähr 2 mal der Länge der entsprechenden Lackstrukturelemente 115r, 2245 ergibt. Im Gegensatz dazu ist der Abstand 230r deutlich reduziert, beispielsweise auf weniger als eine Länge der Strukturelemente 215r, 225r, d. h. eine Abmessung in Richtung senkrecht zur Zeichenebene der 2c, wodurch eine zuverlässige Überlappung entsprechender Gateelektroden mit der Isolationsstruktur 202 bereitgestellt wird.

2d zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Eine erste Gateelektrode 211 ist über einem Bereich des ersten aktiven Gebiets 210 ausgebildet und besitzt eine zuverlässige Überlappung 211o mit der Isolationsstruktur 202. In ähnlicher Weise ist eine zweite Gateelektrode 221 über einem Bereich des zweiten aktiven Gebiets 220 ausgebildet und besitzt einen zuverlässigen Überlappungsbereich 211o, mit der Isolationsstruktur 202. Ferner ist ein endgültiger Abstand 230f zwischen den entsprechenden Endbereichen 211e, 221e reduziert im Vergleich zu typischen konventionellen Bauelementen, wobei in einigen anschaulichen Ausführungsformen der Abstand 230f, wenn dieser am Grund der entsprechenden Endbereiche 211e und 221e gemessen wird, ungefähr einer Länge der entsprechenden Gateelektroden 211, 221 entspricht, d. h. der Abmessung senkrecht zur Zeichenebene aus 2d der Gateelektroden 211, 221 und der Abstand kann sogar kleiner sein als die entsprechende Gatelänge. Folglich stellt die vorliegende Erfindung die Möglichkeit für eine Bauteilgrößenreduzierung bereit, ohne dass im Wesentlichen die Produktionsausbeute negativ beeinflusst wird, die ansonsten durch mögliche Kurzschlüsse zwischen gegenüberliegenden Gateelektroden 211, 221 hervorgerufen würde, und ferner wird für ein verbessertes Leistungsverhalten gesorgt, da eine zuverlässige Überlappung, d. h. die Überlappungsbereiche 211o, 221o, erreicht werden.

Mit Bezug zu den 3a, 3b und 4a bis 4f werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen die Selektivität einer entsprechenden Modifizierung von Lackstrukturelementen in Bezug auf einen zentralen Bereich und einen Endbereich verbessert wird, indem eine Opfermaterialschicht zur Abdeckung von Endbereichen der entsprechenden Lackstrukturelemente vorgesehen wird.

3a zeigt schematisch ein Halbleiterbauelement 300 mit einem Substrat 301, das darauf ausgebildet eine Halbleiterschicht 308 aufweist, in der ein erstes aktives Gebiet 310 und ein zweites aktives Gebiet 320 definiert sind, die durch eine Isolationsstruktur 302 getrennt sind. Eine Gateisolationsschicht 304 ist auf den Gebieten 310, 320 und möglicherweise auf der Isolationsstruktur 302, abhängig von den Prozessstrategien, ausgebildet. Des weiteren ist ein Gateelektrodenmaterial 311 auf der Gateisolationsschicht 304 und bei Bedarf ist eine weitere Schicht 306 darauf hergestellt, die für die gewünschten optischen Eigenschaften, Ätzeigenschaften, und dergleichen sorgen kann. Eine Maskenschicht 309, die in dieser Fertigungsphase ein erstes Maskenstrukturelement 315 und ein zweites Maskenstrukturelement 325 aufweist, ist über dem Gateelektrodenmaterial 311 ausgebildet, wobei entsprechende Endbereiche 315e, 325e eine deutliche Abschrägung auf Grund der zuvor ausgeführten Lithographieprozesse aufweist. Hinsichtlich der Komponenten des Bauelements 300 sei auch auf das Bauelement 100 und 200 verwiesen, die zuvor beschrieben sind. Des weiteren ist eine Opferschicht 335, die auch als eine Einebnungsschicht bezeichnet wird, ausgebildet, um einen Abstand 330 zwischen den entsprechenden Endbereichen 315e, 325e vollständig auszufüllen. Es sollte beachtet werden, dass die Opferschicht 335 auch benachbart zu den Maskenstrukturelementen 315, 325 in Bezug auf die Längenrichtung ausgebildet ist, d. h. senkrecht zur Zeichenebene der 3a. In der dargestellten Ausführungsform ist die Opferschicht 335 so gebildet, dass eine Oberfläche zentraler Bereiche 315c, 325c für einen nachfolgenden Oberflächenmodifizierungsprozess 332 freigelegt ist. Wie zuvor beschrieben ist, wenn auf den Modifizierungsprozess 332 Bezug genommen wird, wird eine hohe Selektivität durch Verwenden der Opferschicht 335 erreicht, die deutlich die Auswirkung der Behandlung 332 auf das Material der Endbereiche 315e, 325e reduzieren kann, wobei beispielsweise untere Bereiche der Endbereiche 315e, 325e den geringsten Anteil an „Behandlung" erhalten, während obere Bereiche intensiver modifiziert werden. Wie zuvor erläutert ist, kann die Behandlung 332 eine Strahlungshärtung oder einem anderen Oberflächenmodifizierungsprozess zum Modifizieren der Ätzeigenschaften der freiliegenden Bereiche der Strukturelemente 315, 325 repräsentieren.

Die Opferschicht 335 kann ein unterschiedliches Ätzverhalten selbst nach der Behandlung 332 in Bezug auf die Maskenstrukturelemente 315, 325 aufweisen, was durch Auswählen eines geeigneten Materials, etwa eines Polymermaterials ohne photochemische Eigenschaften oder andere Eigenschaften, die zu einer modifizierten Oberflächenstruktur ähnlich wie das Material der Schicht 309 führen, erreicht werden kann. In anderen anschaulichen Ausführungsformen ist die Opferschicht 335 unterschiedlich in Bezug auf die Abtragungsverhalten während eines nachfolgenden Prozesses, etwa eines Ätzprozesses, einer Wärmebehandlung, und dergleichen, um damit das selektive Entfernen der Opferschicht 335 zu ermöglichen, selbst wenn diese durch die Behandlung 332 modifiziert wird. Beispielsweise kann das Material der Opferschicht 335 aus einem Material aufgebaut sein, das eine geringe Schmelztemperatur aufweist, so dass die Schicht 335 selektiv auf der Grundlage einer geeigneten nasschemischen Behandlung bei erhöhten Temperaturen entfernt werden kann. In anderen anschaulichen Ausführungsformen kann die Schicht 335 ein deutlich unterschiedliches Ätzverhalten in Bezug auf ein geeignet ausgewähltes Ätzrezept aufweisen, das nur unmerklich das Material der Maskenschicht 309 beeinflusst. Die Opferschicht 335 kann durch Aufschleuderverfahren aufgebracht werden, woran sich geeignete Einebnungsverfahren anschließen können, etwa ein weiches CMP (chemisch-mechanisches Polieren), und dergleichen. In anderen Fällen, wenn eine ausreichende Ätzselektivität zwischen der Schicht 335 und der Lackschicht 309 vorhanden ist, kann die Schicht 335 zurückgeätzt werden, um die Oberfläche der zentralen Bereiche 315c, 325c freizulegen.

3b zeigt schematisch das Halbleiterbauelement 300 nach der Behandlung 332 und dem Entfernen der Opferschicht 335. Des weiteren wird das Bauelement 300 einem Ätzprozess 333 unterzogen, der in einigen anschaulichen Ausführungsformen als ein im Wesentlichen anisotroper Ätzprozess gestaltet ist, um damit in effizienter Weise nicht behandeltes oder geringfügig behandeltes Material von den Endbereichen 315e, 325e auf Grund der reduzierten Einwirkung während des vorhergehenden Prozesses 332 zu entfernen. Folglich wird eine deutliche Verringerung der Abschrägung an den Endbereichen 315e, 325e erreicht, wobei entsprechende Seitenwände sogar im Wesentlichen vertikal werden können. Danach wird ein weiterer isotroper Ätzprozess ausgeführt, um die lateralen Abmessungen der Maskenstrukturelemente 315, 325 zu verringern, wie dies zuvor erläutert ist. Folglich kann auch in diesem Falle eine äußerst effiziente anisotrope Behandlung der entsprechenden Endbereiche 315e, 325e mittels des Prozesses 332 in Verbindung mit der Opferschicht 335 und dem nachfolgenden anisotropen Ätrzprozess 333 erreicht werden. Danach kann die weitere Bearbeitung fortgesetzt werden, wie dies auch in Bezug auf das Bauelement 200 beschrieben ist, um damit entsprechende Gateelektroden auf der Grundlage der Maskenstrukturelemente 315, 325 mit dem verbesserten Profil an den Endbereichen 315e, 325e zu bilden.

4a bis 4f zeigen schematisch eine Prozesssequenz ähnlich zu der zuvor mit Bezug zu den 3a und 3b beschriebenen Sequenz, wobei zusätzlich oder alternativ eine Hartmaskenschicht zur Verbesserung des Profils von Endbereichen eingesetzt wird.

4a zeigt schematisch ein Halbleiterbauelement 400 mit einem Substrat 401 mit einer darauf ausgebildeten Halbleiterschicht 408, in der ein erstes aktives Gebiet 410 und ein zweites aktives Gebiet 420 durch eine Isolationsstruktur 402 definiert sind. Eine Gateisolationsschicht 404 ist auf dem ersten und dem zweiten aktiven Gebiet 410, 420 ausgebildet, woran sich ein Gateelektrodenmaterial 403 anschließt, das darauf ausgebildet eine Hartmaskenschicht 406 aufweist, die aus einem beliebigen geeigneten Material aufgebaut ist, etwa einem stickstoffangereichertem Siliziumdioxid, Siliziumnitrid, Siliziumdioxid, und dergleichen. Ferner ist eine Lackschicht 409 über der Schicht 406 ausgebildet und ist so strukturiert, dass diese ein erstes Lackstrukturelement 415 und ein zweites Lackstrukturelement 425 aufweist, wobei ein entsprechender Abstand 430, der durch entsprechende Endbereiche 415e und 425e definiert ist, moderat klein im Vergleich zu konventionellen Strategien gewählt werden kann, um damit einen reduzierten endgültigen Abstand mit einer zuverlässigen Überlappung der entsprechenden Gateelektroden bereitzustellen. Im Hinblick auf Eigenschaften der Komponenten des Bauelements 400 gelten die gleichen Kriterien, wie sie zuvor für die entsprechenden Komponenten in den Bauelementen 100, 200 und 300 erläutert sind. Ferner wird das Bauelement 400 einem anisotropen Ätzprozess 440 zur Strukturierung der Hartmaskenschicht 406 unterzogen. Es sollte beachtet werden, dass das relativ nachteilige Profil an den Endbereichen 415, 425 auch in die Hartmaskenschicht 406 übertragen worden sein kann, das dann durch die nachfolgende Bearbeitung „verbessert" werden kann, wie dies nachfolgend beschrieben ist. In einigen anschaulichen Ausführungsformen wird das Profil der Endbereiche 415e, 425e vor dem Ätzprozess 440 auf der Grundlage einer Prozesstechnik verbessert, wie dies mit Bezug zu den 3a und 3b beschrieben ist.

4b zeigt schematisch das Bauelement 400 nach dem Ende des Ätzprozesses 440 und dem Entfernen der entsprechenden Lackschicht 409. Folglich umfasst die Maskenschicht 406 ein erstes Maskenstrukturelement 416 und ein zweites Maskenstrukturelement 426 mit entsprechenden Endbereichen 416e, 426e.

4c zeigt schematisch das Bauelement 400 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem eine Opferschicht 435 so ausgebildet ist, dass diese nahezu vollständig den Abstand zwischen den Endbereichen 416e, 426e füllt. Die Opferschicht oder Einebnungsschicht 435 kann unterschiedliche Eigenschaften im Hinblick auf die Maskenschicht 406 in zumindest einem Aspekt, beispielsweise in ihrem Ätzverhalten, aufweisen, so dass die Opferschicht 435 selektiv in Bezug auf das Material der Maskenschicht 406 entfernt werden kann. Hinsichtlich der Herstellung der Opferschicht 435 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Schicht 335 erläutert sind.

4d zeigt schematisch eine Querschnittsansicht des Bauelements 400, wie es in 4c gezeigt ist. Somit ist der Endbereich 416e des ersten Maskenstrukturelements 416 beginnend von einer speziellen Höhe aus, wie sie in dem Querschnitt aus 4c angedeutet ist, mit Material der Opferschicht 435 bedeckt. Es sollte auch beachtet werden, dass eine laterale Abmessung des Endbereichs 416e, die in 4d als 406l angegeben ist, im Wesentlichen einer Gatelänge entspricht, wenn die Lackstrukturelemente 415, 425 zuvor einen geeigneten Lackreduzierprozess unterzogen wurden, um damit die gewünschte Sollabmessung von Gateelektroden zu erhalten, die aus dem Gateelektrodenmaterial 403 zu strukturieren sind. In anderen Fällen entspricht die Länge 406l nicht der endgültig gewünschten Solllänge, da ein weiterer Reduzierprozess für die Maskenstrukturelemente 416 und 426 in einer späteren Fertigungsphase ausgeführt werden kann. Des weiteren kann das Bauelement 400 einem Modifizierungsprozess 432 unterzogen werden, der eine Oberflächenbehandlung beispielsweise einen Nitrierungsprozess beinhaltet, um damit die Materialien der Schicht 435 und der Maskenstrukturelemente 416, 426 in unterschiedlicher Weise zu beeinflussen. Beispielsweise resultiert der Prozess 432 in einem erhöhten Ätzwiderstand freiliegender Bereich der Maskenstrukturelemente 416, 426 in einem spezifizierten Ätzprozess. In noch anderen anschaulichen Ausführungsformen kann der Modifizierungsprozess 432 das Abscheiden einer dünnen Schicht umfassen, die nachfolgend während des Abtragens der Opferschicht 435 selektiv entfernt werden kann, wodurch die zuvor abgeschiedene dünne Schicht auf den entsprechenden Maskenstrukturelemente 416, 426 beibehalten wird, während die Schicht von den Endbereichen 416e, 426e zusammen mit dem entsprechenden Material der Opferschicht 435 abgetragen wird. Beispielsweise kann die Opferschicht 435 als ein äußerst flüchtiges Material vorgesehen werden, wenn dieses auf erhöhte Temperaturen aufgeheizt wird, wodurch das gewünschte Verhalten bereitgestellt wird.

4e zeigt schematisch eine Querschnittsansicht, wie dies in 4c gezeigt ist, für einen freiliegenden Bereich des Maskenstrukturelements 416 nach dem Modifizierungsprozess 432, wodurch ein entsprechender modifizierter Bereich 416n geschaffen wird. Das Bauelement 400 wird einem selektiven Abtragungsprozess 434 unterzogen, um damit die Opferschicht 435 im Wesentlichen selektiv zu den Maskenstrukturelementen 416 und 426 zu entfernen. Wie zuvor erläutert ist, können die unterschiedlichen Materialeigenschaften der Maskenstrukturelemente 416, 426 in Bezug auf die Opferschicht 435 vorteilhaft ausgenutzt werden, um eine hohe Selektivität während des Prozesses 434 zu erreichen.

4f zeigt schematisch das Bauelement 400 nach dem Ende des Abtragungsprozesses 434, wobei anzumerken ist, dass der Querschnitt nunmehr entlang der Transistorbreitenrichtung genommen ist, wie dies auch in den 4a bis 4c gezeigt ist. Das Bauelement 400 wird einer Ätzumgebung 433 ausgesetzt, um Material mit erhöhter Selektivität auf Grund der modifizierten Bereiche 416n, 426n an den zentralen Bereichen abzutragen, während die entsprechenden Endbereiche 416e, 426e die entsprechende Modifizierung nicht aufweisen und daher während des Prozesses 433 effizienter entfernt werden können. Folglich führt der Prozess 433, der als ein anisotroper Ätzprozess gestaltet werden kann, zu einem deutlich verbesserten Profil der Endbereiche 416e, 426e mit einer deutlich reduzierten Abschrägung bzw. Verjüngung, so dass ein entsprechender Abstand 430 erhalten wird, der einen zuverlässigen Überlapp bietet, während dennoch ein zuverlässiges Freilegen des Gateelektrodenmaterials 403 in einem nachfolgenden anisotropen Ätzprozess zum Strukturieren des Materials 403 auf der Grundlage der Maskenstrukturelemente 416, 426 gewährleistet ist. Es sollte beachtet werden, dass während oder nach dem Prozess 433 ein weiterer Reduzierprozess ausgeführt werden kann, um die lateralen Abmessungen der Maskenstrukturelemente 416, 426 zu verringern, um damit eine gewünschte Sollgatelänge zu erreichen. Folglich kann die entsprechende Gatelänge im Wesentlichen der Länge 406l (siehe 4c) entsprechen, oder kann noch reduziert werden, wenn ein weiterer Reduzierprozess ausgeführt wird.

Mit Bezug zu den 5a und 5c werden nunmehr weitere anschauliche Ausführungsformen beschrieben, wobei ein optisches Verhalten der Isolationsstruktur während der Herstellung des Gateelektrodenmaterials modifiziert wird, um damit eine hohe Selektivität während eines entsprechenden Modifizierungsprozesses zu schaffen.

5a zeigt schematisch ein Halbleiterbauelement 500 mit einem Substrat 501, das eine Halbleiterschicht 508 aufweist, in der ein erstes aktives Gebiet 501 und ein zweites aktives Gebiet 520 durch eine Isolationsstruktur 502 definiert sind, die in Form einer Grabenisolation vorgesehen ist. In der dargestellten Ausführungsform ist die Grabenisolationsstruktur 502 vertieft, d. h. ein entsprechendes isolierendes Material erstreckt sich nicht bis zu der Oberfläche, die durch die aktiven Gebiete 510, 520 definiert ist. Ferner ist eine Gateisolationsschicht 504 auf den aktiven Gebieten 510, 520 und an Seitenwandbereichen der Vertiefung in der Grabenisolationsstrukutur 502 gebildet. Des weiteren ist ein erster Bereich des Gateelektrodenmaterials 503a konform über der Gateisolationsschicht und dem abgesenkten Isolationsgraben 502 ausgebildet. Eine Materialschicht 550 mit spezifizierten optischen Eigenschaften ist auf dem Schichtbereich 503a gebildet. Die Materialschicht 550 kann optische Eigenschaften in einem nachfolgenden Strahlungsaushärtungsprozess aufweisen, so dass deren Wirkung lokal über dem Isolationsgraben 502 geändert wird, oder in anderen Fallen kann die Wirkung einer Strahlung, die während eines Modifizierungsprozesses ausgesandt wird, deutlich verstärkt werden, wie dies später beschrieben ist. Die Schicht 550 kann beispielsweise aus Siliziumdioxid mit einem spezifizierten Anteil an Stickstoff, und dergleichen hergestellt sein, um damit in geeigneter den Berechnungsindex und den Extinktionskoeffizienten anzupassen.

5b zeigt schematisch das Bauelement 500 in einer weiter fortgeschrittenen Herstellungsphase. Hier wurde überschüssiges Material der Schicht 550 entfernt, um damit eine im Wesentlichen ebene Oberflächentopographie zu schaffen, wodurch ein Rest 550r des Materials der Schicht 550 hergestellt wird. Beispielsweise kann die entsprechende Einebnung durch CMP und dergleichen erreicht werden. Danach wird die weitere Bearbeitung fortgesetzt, indem ein Gateelektrodenmaterial abgeschieden wird, um damit die gewünschte Solldicke zu erreichen, und ARC-Schichten oder Hartmaskenschichten können nach Bedarf hergestellt werden, woran sich ein Photolithographieprozess zum Bereitstellen einer entsprechenden Lackmaske anschließt.

5c zeigt schematisch das Bauelement 500 nach dem Ende der oben beschriebenen Prozesssequenz. Somit ist ein zweiter Schichtbereich 503b des Gateelektrodenmaterials über der eingeebneten Schicht 503a gebildet, woran sich eine ARC-Schicht oder eine Hartmaskenschicht 506 mit entsprechenden Lackmaskenstrukturelementen 515, 525 anschließt, die so strukturiert sein können, um damit einen reduzierten Abstand zwischen entsprechenden Endbereichen 515e, 525e bereitzustellen, wie dies zuvor erläutert ist. Ferner wird in dieser Fertigungsphase das Bauelement 500 einem Modifizierungsprozess 532 ausgesetzt, der ein auf Strahlung basierender Prozess mit einer geeignet ausgewählten Strahlung sein kann, beispielsweise einer Laserquelle und dergleichen. Während der Behandlung 532 wird eine Aushärtung der Lackstrukturelemente 515, 525 erreicht, abhängig von der darin platzierten Energie, wobei in einer anschaulichen Ausführungsform der Bereich 550r deutlich eine Strahlungsenergie reduzieren kann, die in den Endbereichen 515e, 525e während der Behandlung 532 deponiert wird. Beispielsweise kann der Bereich 550r in Verbindung mit dem zweiten Schichtbereich 503b als eine „ARC" für die Strahlung der Behandlung 532 dienen, um damit in Kombination mit den reduzierten optischen Absorptionsvermögen auf Grund der Abschrägung der Endbereiche 515e, 525e ein ausgeprägtere „Selektivität" der Behandlung 532 zu erreichen. Danach kann die weitere Bearbeitung fortgesetzt werden, wie dies beispielsweise mit Bezug zu den 2a und 2b beschrieben ist, d.h. es wird ein entsprechender Ätzprozess ausgeführt, um damit vorzugsweise Material in den Endbereichen 515e, 525e abzutragen, um damit deren Profil zu verbessern. Als nächstes wird ein entsprechender Lackreduzierprozess ausgeführt, um die Gatematerialien 503b, 502a in geeigneter Weise zu strukturieren. Während des eigentlichen Strukturierungsprozesses zur Herstellung der Gateelektroden kann der entsprechende Ätzprozess temporär beim Freilegen der Bereiche 550r geändert werden, die eine deutlich unterschiedliche Ätzrate im Vergleich zu dem Gateelektrodenmaterial aufweisen können, um damit durch den Bereich 550r zu ätzen. Danach wird der Ätzprozess auf der Grundlage eines Ätzrezepts fortgesetzt, wie es zuvor verwendet wurde, um in effizienter Weise das Gateelektrodenmaterial der Schicht 503a zu ätzen. Somit wird auch in diesem Falle eine zuverlässige Überlappung der entsprechenden Gateelektroden erreicht, wobei der anfängliche Abstand und der endgültige Abstand zwischen den entsprechenden Endbereichen 515e, 525e und entsprechenden Endbereichen der Gateelektroden deutlich reduziert sind, wodurch die Möglichkeit für eine weitere Bauteilgrößenreduzierung geschaffen wird. Ferner kann durch den abgesenkten Isolationsgraben 502 eine erhöhte Effizienz der Gateelektroden an der Grenzfläche zu dem Isolationsgraben 502 erreicht werden, da sich das Elektrodenmaterial um entsprechende Ränder der aktiven Gebiete 501, 521 „herumwindet", wodurch das Ausbilden eines leitenden Kanals in diesem Bereich verbessert wird, was ebenso zu einem verbesserten Transistorverhalten beiträgt.

Es gilt also: Die vorliegende Erfindung stellt eine deutliche Verbesserung des Profils an Endbereichen entsprechender Maskenstrukturelemente zur Strukturierung von Gateelektroden bereit, indem ein anisotroper Modifizierungsprozess eingesetzt wird, der deutlich eine Verjüngung bzw. Abschrägung der entsprechenden Endbereiche reduziert. Dazu werden in einigen anschaulichen Ausführungsformen die Lackstrukturelemente so behandelt, dass im Wesentlichen vertikale Seitenwände an den Endbereichen hergestellt werden, was auf der Grundlage von Modifizierungsprozessen, etwa einer Strahlungshärtung, einem Teilchenbeschuss, und dergleichen bewerkstelligt werden kann, während in anderen Ausführungsformen eine zusätzliche Opferschicht verwendet wird, um die Selektivität des Modifizierungsprozesses zu verbessern. Die entsprechende Verbesserung des Profils kann auch erreicht werden, indem in entsprechender Weise Endbereiche einer Hartmaske modifiziert werden, was in äußerst effizienter Weise auf der Grundlage einer Opferschicht erreicht werden kann. In noch anderen anschaulichen Ausführungsformen wird das optische Verhalten des Isolationsgrabens deutlich modifiziert, um damit die Effizienz einer entsprechenden Lackmodifizierung zu verbessern. Als Folge davon können die Endbereiche gegenüberliegender Gateelektroden mit geringerem Abstand im Vergleich zu konventionellen Prozesstechnologien angeordnet werden, um damit eine zuverlässige Überlappung der Endbereiche mit den Isolationsstrukturen sicherzustellen, während dennoch die Gefahr des Ausbildens eines direkten Kontakts zwischen den gegenüberliegenden Endbereichen reduziet wird. Es sollte beachtet werden, dass die Verbesserung der entsprechenden Profile der Endbereiche auch in Verbindung mit dem Verbessern des entsprechenden Profils in der Gatelängenrichtung bei Bedarf angewendet werden kann. D. h., die Seitenwandwinkel entsprechender Maskenstrukturelemente können steiler gemacht werden, bei Bedarf, auf der Grundlage der oben beschriebenen Verfahren. Ferner können in einigen anschaulichen Ausführungsformen entsprechende Maskenstrukturelemente, wie dies zuvor beschrieben ist, auf der Grundlage von Einprägeverfahren hergestellt werden, wobei ein verformbarer Lack oder ein anderes geeignetes Polymermaterial durch Einprägen eines geeigneten Formstempels strukturiert wird, wobei in einigen Fällen eine negative Form des entsprechenden Maskenstrukturelements hergestellt wird und anschließend mit einem geeigneten Material aufgefüllt wird, während die entsprechende Schicht, die durch Einprägen strukturiert wurde, selektiv entfernt wird. In anderen Fällen wird ein verformbares Maskenmaterial direkt durch Aufdrucken geprägt, um damit entsprechende Maskenstrukturelemente für Gateelektroden zu schaffen, die dann ebenso in der zuvor beschrieben Weise behandelt werden können, um damit einen zuverlässigen Überlappbereich und eine Isolation zwischen den entsprechenden Endbereichen während der nachfolgenden Reduzierung der Maskenstrukturelemente bereitzustellen.

Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.


Anspruch[de]
Verfahren mit:

Bilden eines Maskenstrukturelements über einem ersten aktiven Halbleitergebiet und einem Bereich einer Isolationsstruktur, die das erste aktive Halbleitergebiet von einem zweiten aktiven Halbleitergebiet trennt;

Verringern einer Abschrägung eines Endbereichs des Maskenstrukturelements;

Reduzieren lateraler Abmessungen des Maskenstrukturelements, um ein reduziertes Maskenstrukturelement zu bilden; und

Strukturieren einer Materialschicht, die unter dem Maskenstrukturelement gebildet ist, auf der Grundlage des reduzierten Maskenstrukturelements.
Verfahren nach Anspruch 1, wobei Reduzieren einer Abschrägung des Endbereiches Ausführen eines anisotropen Modifzierungsprozesses umfasst. Verfahren nach Anspruch 2, wobei Ausführen eines anisotropen Modifizierungsprozesses Ausführen eines anisotropen Ätzprozesses umfasst. Verfahren nach Anspruch 2, wobei Ausführen eines anisotropen Modifizierungsprozesses umfasst: selektives Abdecken des Endbereichs des Maskenstrukturelements, während ein zentraler Bereich des Maskenstrukturelements freiliegt und Modifizieren mindestens einer Eigenschaft des zentralen Bereichs. Verfahren nach Anspruch 4, wobei selektives Abdecken des Endbereichs umfasst: Bilden einer Einebnungsschicht, um den Endbereich, der eine reduzierte Höhe aufweist, abzudecken. Verfahren nach Anspruch 1, wobei das Maskenstrukturelement zum Strukturieren einer Gateelektrode verwendet wird. Verfahren nach Anspruch 6, wobei Bilden des Maskenstrukturelements umfasst: Ausführen eines Lithographieprozesses durch Aussetzen einer Lackschicht der Einwirkung einer spezifizierten Strahlung, um ein Muster in der Lackschicht zu bilden, und Bilden des Maskenstrukturelements aus dem Muster. Verfahren nach Anspruch 6, wobei Bilden des Maskenstrukturelements umfasst: Ausführen eines Lithographieprozesses durch Prägen eines Musters in einer Maskenschicht und Bilden des Maskenstrukturelements auf der Grundlage des Musters. Verfahren nach Anspruch 6, wobei die Gateelektrode eine Solllänge von ungefähr 50 nm oder weniger aufweist. Verfahren mit:

Bilden eines Endbereichs eines ersten Maskenstrukturelements und eines Endbereichs eines zweiten Maskenstrukturelements über einer Isolationsstruktur eines Halbleiterbauelements;

Ausführen eines anisotropen Modifizierungsprozesses zum Modifizieren eines Profils der Endbereiche des ersten und des zweiten Maskenstrukturelements; und

Einstellen einer lateralen Abmessung des ersten und des zweiten Maskenstrukturelements auf einen spezifizierten Sollwert.
Verfahren nach Anspruch 10, wobei Einstellen der lateralen Abmessung einen isotropen Ätzprozess umfasst. Verfahren nach Anspruch 12, wobei der anisotrope Modifizierungsprozess Ausführen eines anisotropen Ätzprozesses umfasst. Verfahren nach Anspruch 10, das ferner umfasst: Bilden auf der Grundlage des ersten und des zweiten Maskenstrukturelements einer ersten Gateelektrode über einem ersten aktiven Gebiet und einer zweiten Gateelektrode über einem zweiten aktiven Gebiet, wobei das erste und das zweite aktive Gebiet durch die Isolationsstruktur getrennt sind. Verfahren nach Anspruch 10, wobei der anisotrope Modifizierungsprozess umfasst: selektives Abdecken der Endbereiche des ersten und des zweiten Maskenstrukturelements und Modifizieren einer Oberfläche eines freiliegenden zentralen Bereichs des ersten und des zweiten Maskenstrukturelements. Verfahren nach Anspruch 14, das umfasst: Bilden einer Einebnungsschicht, um damit zentrale Bereiche freizulegen und die Endbereiche abzudecken, und Entfernen der Einebnungsschicht selektiv zu dem Maskenstrukturelement nach dem Modifizieren der Oberfläche. Verfahren nach Anspruch 10, wobei das Maskenstrukturelement ein Lackstrukturelement ist. Verfahren nach Anspruch 10, wobei das Maskenstrukturelement ein Hartmaskenstrukturelement ist. Halbleiterbauelement mit:

einer Isolationsstruktur, die in einer Halbleiterschicht ausgebildet ist, wobei die Isolationsstruktur ein erstes aktives Halbleitergebiet von einem zweiten aktiven Halbleitergebiet, die in der Halbleiterschicht ausgebildet sind, trennt;

einer ersten Gateelektrode, die über dem ersten aktiven Halbleitergebiet ausgebildet ist und einen ersten Endbereich aufweist, der über der Isolationsstruktur ausgebildet ist; und

einer zweiten Gateelektrode, die über dem zweiten aktiven Halbleitergebiet ausgebildet ist und einen zweiten Endbereich aufweist, der über der Isolationsstruktur ausgebildet ist, wobei der erste und der zweite Endbereich einander zugewandt sind und dazwischen einen Abstand definieren, wobei der Abstand kleiner ist als ungefähr eine Länge der ersten und der zweiten Gateelektrode.
Halbleiterbauelement nach Anspruch 18, wobei ein Entwurfswert der Gatelänge ungefähr 100 nm oder kleiner ist. Halbleiterbauelement nach Anspruch 19, wobei der Entwurfswert der Gatelänge ungefähr 50 nm oder kleiner ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com