PatentDe  


Dokumentenidentifikation DE102006030264A1 03.01.2008
Titel Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
Anmelder Advanced Micro Devices, Inc., Sunnyvale, Calif., US
Erfinder Gehring, Andreas, 01109 Dresden, DE;
Bentum, Ralf van, 01445 Radebeul, DE;
Lenski, Markus, 01129 Dresden, DE
Vertreter Grünecker, Kinkeldey, Stockmair & Schwanhäusser, 80538 München
DE-Anmeldedatum 30.06.2006
DE-Aktenzeichen 102006030264
Offenlegungstag 03.01.2008
Veröffentlichungstag im Patentblatt 03.01.2008
IPC-Hauptklasse H01L 27/092(2006.01)A, F, I, 20061102, B, H, DE
IPC-Nebenklasse H01L 21/8238(2006.01)A, L, I, 20061102, B, H, DE   H01L 29/78(2006.01)A, L, I, 20061102, B, H, DE   H01L 21/336(2006.01)A, L, I, 20061102, B, H, DE   
Zusammenfassung Durch Herstellen eines verspannten Halbleitermaterials in einer Gateelektrode wird eine biaxiale Zugverformung in dem Kanalgebiet hervorgerufen, wodurch die Ladungsträgerbeweglichkeit deutlich verbessert wird. Dieses Konzept kann vorteilhafterweise mit zusätzlichen verformungsinduzierenden Quellen kombiniert werden, etwa eingebetteten verformten Halbleitermaterialien in den Drain- und Sourcegebieten, wodurch die Möglichkeit geschaffen wird, das Transistorverhalten zu verbessern, ohne weiter zur Prozesskomplexität beizutragen.

Beschreibung[de]
Gebiet der vorliegenden Erfindung

Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Transistoren mit verformten Kanalgebieten, wobei verformungsinduzierende Quellen eingesetzt werden, etwa eine eingebettete verformte Schicht in den Drain- und Sourcegebieten, um damit die Ladungsträgerbeweglichkeit in dem Kanalgebiet eines MOS-Transistors zu erhöhen.

Beschreibung des Stands der Technik

Die Herstellung integrierter Schaltungen erfordert das Ausbilden einer großen Anzahl an Transistorelementen auf einer vorgegebenen Chipfläche gemäß einer spezifizierten Schaltungsanordnung. Im Allgemeinen werden mehrere Prozesstechnologien gegenwärtig eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen die CMOS-Technologie gegenwärtig eine der vielversprechendsten Lösungen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/der Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Source-Gebiete mit einem invers dotierten Kanalgebiet gebildet sind, das zwischen dem Daingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Erzeugen eines leitenden Kanals auf Grund des Anlegens eines geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Ausdehnung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unterhalb der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Gesamtleitfähigkeit des Kanalgebiets im Wesentlichen das Leistungsverhalten der MOS-Transistoren. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wesentliches Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.

Die ständige Reduzierung der Transistorabmessungen zieht jedoch eine Reihe von damit verknüpften Problemen nach sich, etwa die geringere Steuerbarkeit des Kanals, was auch als Kurzkanaleffekt bezeichnet wird, und dergleichen, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stete Verringern der Kanallänge von MOS-Transistoren erreicht werden. Da die ständige Verringerung der Größe der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Entwicklung neuer äußerst komplexer Prozessverfahren beispielsweise zum Kompensieren der Kurzkanaleffekte erfordert, wurde auch vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente durch Verbessern der Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge zu erhöhen, wodurch die Möglichkeit geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar mit dem Weitergehen zu einem künftigen Technologiestandard ist, wobei viele der Probleme vermieden oder zeitlich verzögert werden, die bei Prozessanpassungen, die mit der Größenreduzierung verknüpft sind, angetroffen werden. Des weiteren kann eine höhere Ladungsträgerbeweglichkeit auch andere Mechanismen kompensieren, die zum Reduzieren von Kurzkanaleffekten, etwa die Erhöhung der Dotierstoffkonzentrationen im Kanalgebiet, und dergleichen, erfordern.

Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem beispielsweise eine Druckverspannung oder Zugverspannung in der Nähe des Kanalgebiets erzeugt wird, um damit eine entsprechende Verformung in dem Kanalgebiet zu erzeugen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise kann für eine typische Transistorkonfiguration, d. h. mit einem Siliziumkristall mit einer (100) Oberflächenorientierung, in der die Kanallänge entlang der <110> Orientierung ausgerichtet ist, eine uniaxiale kompressive Verformung entlang der Kanallängenrichtung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, die Leistungsfähigkeit von p-Transistoren zu verbessern. Andererseits kann das Erzeugen einer Zugverformung in dem Kanalgebiet eines n-Kanaltransistors die Elektronenbeweglichkeit erhöhen. Die Einführung einer Verspannungs- oder Verformungstechnologie in den Herstellungsablauf für integrierte Schaltungen ist ein äußerst vielversprechender Ansatz für künftige Bauteilgenerationen, da beispielsweise verformtes Silizium als eine „neue" Art an Halbleitermaterial betrachtet werden kann, die die Herstellung schneller und leistungsfähiger Halbleiterbauelemente ermöglicht, ohne dass teure Halbleitermaterialien erforderlich sind, während viele der gut etablierten Fertigungsverfahren weiterhin eingesetzt werden können.

Daher wird in einigen Lösungsansätzen die Löcherbeweglichkeit von PMOS-Transistoren verbessert, indem eine verformte Silizium/Germanium-Schicht in den Drain- und Sourcegebieten der Transistoren ausgebildet wird, wobei die kompressiv verformten Drain- und Source-Gebiete eine Verformung in dem benachbarten Siliziumkanalgebiet hervorrufen. Dazu werden entsprechende Seitenwandabstandshalter an der Gateelektrode ausgebildet, wie dies für die Definition der Silizium/Germanium-Gebiete erforderlich ist, während die Gateelektrode durch eine Deckschicht abgedeckt ist. In ähnlicher Weise werden die NMOS-Transistoren vollständig mittels einer Deckschicht abgedeckt. Anschließend werden die Gebiete der PMOS-Transistoren, die durch die Seitenwandabstandshalter freigelegt sind, selektiv vertieft, während die Gateelektrode und die NMOS-Transistoren maskiert sind. Danach wird eine stark dotierte Silizium/Germanium-Schicht in dem PMOS-Transistor durch epitaktische Wachstumsverfahren gebildet. Da die natürliche Gitterkonstante von Silizium/Germanium größer ist als jene von Silizium, wächst die epitaktisch gewachsene Silizium/Germanium-Schicht, die den Gitterabstand des Siliziums annimmt, unter kompressiver Verformung auf, die effizient in das Kanalgebiet übertragen wird, wodurch das Silizium dann im Wesentlichen entlang der Kanallängenrichtung kompressiv verformt wird. Dieses Integrationsschema führt zu einer deutlichen Leistungssteigerung der p-Kanaltransistoren.

Da die weitere Bauteilgrößenreduzierung weitere, die Leistung reduzierende Mechanismus zur Verringerung der Kurzkanaleffekte erfordern kann, etwa erhöhte Dotierstoffpegel in dem Kanalgebiet, Dielektrika mit großem &egr; in der Gateisolationsschicht und dergleichen, ist es jedoch äußerst wichtig, effiziente Verfahren zur Kompensierung oder Überkompensierung derartiger, der die Beweglichkeit beeinträchtigender Lösungsansätze zu kompensieren, indem die Ladungsträgerbeweglichkeit für p- und n-Kanaltransistoren effizient erhöht wird, indem verformungsinduzierende Mechanismen effizienter eingesetzt und/oder miteinander kombiniert werden, etwa verformtes Silizium/Germanium-Material, verformtes Silizium/Kohlenstoffmaterial, und dergleichen.

Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die eine effiziente Zunahme der Leistungsfähigkeit von n-Kanaltransistoren ermöglicht, während eines oder mehrere der zuvor genannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.

Überblick über die Erfindung

Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zum Verbessern der Verformung in einem Kanalgebiet eines Transistorelements durch Vorsehen eines verspannten Materials in der Gateelektrode, um damit eine biaxiale Verformung in dem Kanalgebiet hervorzurufen. Folglich kann zusätzlich zu anderen verformungsinduzierenden Quellen, etwa verformten Halbleitermaterialien in den Drain- und Sourcegebieten, Verspannungsschichten, die über den Transistoren ausgebildet sind, und dergleichen, eine spezielle Art einer biaxialen Verspannung in der Gateelektrode zu einer deutlich erhöhten Leistungssteigerung entsprechender Transistorelemente beitragen. Beispielsweise wird in siliziumbasierten CMOS-Technologien häufig eine Standardkonfiguration eingesetzt, in der das siliziumbasierte Halbleitermaterial eine Oberflächenorientierung (100) aufweist, während die Längenrichtung der entsprechenden Kanalgebiete häufig entlang der <110> Orientierung angeordnet ist. In diesem Falle kann eine uniaxiale Zugverformung in dem Kanalgebiet entlang der Kanallängenrichtung deutlich die Elektronenbeweglichkeit verbessern, während eine uniaxiale Druckverformung die Löcherbeweglichkeit verbessern kann. Andererseits kann eine uniaxiale Verformung in der Kanalbreitenrichtung ebenso deutlich die Ladungsträgerbeweglichkeit beeinflussen, wobei für die oben beschriebene Konfiguration eine Zugverformung die Löcherbeweglichkeit sowie die Elektronenbeweglichkeit erhöhen kann, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten einer oder beider Transistorarten in einem CMOS-Bauelement deutlich zu verbessern.

Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterbauelement ein im Wesentlichen kristallines Halbleitergebiet und eine erste Gateelektrode, die über dem im Wesentlichen kristallinen Halbleitergebiet ausgebildet ist, um ein erstes Kanalgebiet darin zu definieren. Das erste Kanalgebiet besitzt eine Längenrichtung und eine Breitenrichtung, wobei die erste Gateelektrode eine biaxiale Zugverspannung besitzt, die eine biaxiale Verformung in dem ersten Kanalgebiet entlang der Kanallängenrichtung und der Kanalbreitenrichtung hervorruft.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer ersten Vertiefung in einer Gateelektrode eines ersten Transistors und das Füllen mindestens eines Teils der ersten Vertiefung mit einem leitenden Material, das eine biaxiale Zugverspannung aufweist, um damit eine biaxiale Zugverformung in einem Kanalgebiet des ersten Transistors hervorzurufen.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer ersten Vertiefung in einer Gateelektrode und einer zweiten Vertiefung in Drain- und Source-Gebieten eines ersten Transistors in einem gemeinsamen Prozess. Ferner wird ein Silizium/Germanium-Material in der ersten und der zweiten Vertiefung mittels eines selektiven epitaktischen Wachstumsprozesses gebildet.

Kurze Beschreibung der Zeichnungen

Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:

1a schematisch eine Draufsicht eines Transistors zeigt, der eine Gateelektrode aufweist, die eine biaxiale zugverformungshervorrufendes Material gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung erhält;

1b und 1c schematisch Querschittsansichten des Transistors aus 1a in weiter fortgeschrittenen Fertigungsphasen gemäß anschaulicher Ausführungsformen zeigen;

1d schematisch eine perspektivische Ansicht eines Transistors mit einer biaxial verspannten Gateelektrode und einer zusätzlichen verformungsinduzierenden Quelle gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigt;

1e bis 1f schematisch Querschnittsansichten des Transistors aus 1d in weiter fortgeschrittenen Fertigungsphasen zeigen;

2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements mit unterschiedlichen Arten an Transistoren zeigen, die eine biaxial verspannte Gateelektrode in Verbindung mit einer Verspannungsschicht gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung erhalten;

3a bis 3d schematisch Querschnittsansichten eines Halbleiterbauelements mit zwei Transistoren zeigen, wovon einer zusätzlich zu einer biaxial verspannten Gateelektrode ein verformtes Halbleitermaterial selektiv zu dem anderen Transistor gemäß anschaulicher Ausführungsformen erhält; und

4a bis 4d schematisch Querschnittsansichten eines Halbleiterbauelements mit zwei Transistorbauelementen zeigen, die biaxial verspannte Gateelektroden und unterschiedliche Arten eines verformtes Halbleitermaterials in den entsprechenden Drain- und Source-Gebieten gemäß noch anderer anschaulicher Ausführungsformen der vorliegenden Erfindung erhalten.

Detaillierte Beschreibung

Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben wird, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.

Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Verbesserung des Transistorleistungsvermögens, indem eine geeignete Verformung in entsprechenden Kanalgebieten von Transistorelementen hervorgerufen wird. Wie zuvor erläutert ist, werden eine Vielzahl von Prozesstechnologien eingesetzt, um eine geeignete Verformung, d. h. eine Zugverformung oder eine Druckverformung für ein geeignetes Verbessern der entsprechenden Ladungsträgerbeweglichkeit zu schaffen. In einigen Lösungsvorschlägen wird eine im Wesentlichen uniaxiale Verformung hervorgerufen, beispielsweise indem ein geeignetes verformtes Halbleitermaterial, etwa Silizium/Germanium eingebaut wird, um damit die Löcherbeweglichkeit von p-Kanaltransistoren zu erhöhen. Gemäß der vorliegenden Erfindung wird alternativ oder zusätzlich die Gateelektrode als eine verformungshervorrufende Quelle benutzt, wodurch eine biaxiale Verformung in dem darunter liegenden Kanalgebiet bereitgestellt wird, die, wenn sie geeignet an die entsprechende kristallographische Konfiguration des Kanalgebiets angepasst ist, für den gewünschten Zuwachs an Ladungsträgerbeweglichkeit sorgen kann. Gemäß der vorliegenden Erfindung wird ein entsprechend verspanntes Material in der Gateelektrode gebildet, indem zunächst eine geeignete Vertiefung darin hergestellt wird und diese nachfolgend mit dem verspannten leitenden Material gefüllt wird, wobei in einigen anschaulichen Ausführungsformen dieses in Form eines Silizium/Germanium-Materials bereitgestellt wird, das über einem siliziumbasierten Material hergestellt wird. Es sollte jedoch beachtet werden, dass abhängig von dem Basismaterial der Gateelektrode andere geeignete Kombinationen von Halbleitermischungen und Basishalbleitermaterial eingesetzt werden können, um die gewünschte Art einer biaxialen Verspannung in der entsprechenden Gateelektrode zu erhalten.

Wie zuvor erläutert ist, kann die erforderliche Verformungskomponente in der Kanallängenrichtung und der Kanalbreitenrichtung von den Kristalleigenschaften des kristallinen Materials des Kanalgebiets abhängen und kann berücksichtigt werden, indem ein geeignetes Material zum Erhalten der biaxialen Verspannung in der Gateelektrode ausgewählt wird. In einem Aspekt der vorliegenden Erfindung wird eine standardmäßige Kristallkonfiguration des kristallinen Basishalbleitermaterials benutzt, in der eine Oberflächenorientierung (100) verwendet wird, wobei Transistoren typischerweise so ausgebildet werden, dass die Kanallängenrichtung im Wesentlichen zu der <110> Orientierung ausgerichtet ist. In diesem Falle kann eine Zugverformungskomponente entlang der Kanalbreitenrichtung die Ladungsträgerbeweglichkeit von Elektronen und Löchern erhöhen, während eine Zugverformungskomponente entlang der Kanallängenrichtung die Beweglichkeit von Elektronen erhöht, wohingegen eine kompressive Verformungskomponente entlang der Kanallängenrichtung die Löcherbeweglichkeit erhöht. Durch Verwenden der Gateelektrode als eine Quelle einer biaxialen Verspannung kann somit eine deutliche Verbesserung der Leistungsfähigkeit erreicht werden, indem die verspannte Gateelektrode geeignet mit einer oder mehreren zusätzlichen verformungsinduzierenden Quellen in dem Transistorelement kombiniert wird. Es sollte beachtet werden, dass das Ersetzen eines Teils des Gateelektrodenmaterials durch ein geeignetes verspanntes leitendes Material in effizienter Weise auf eine spezielle kristalline Konfiguration des Basismaterials angepasst werden kann, um damit die gewünschte Leistungsverbesserung zu erreichen. Daher sollte die vorliegende Erfindung nicht als auf eine spezielle kristallographische Orientierung oder spezifizierte Halbleitermaterialien eingeschränkt gesehen werden, sofern derartige Einschränkungen nicht speziell in der Beschreibung oder in den angefügten Patentansprüchen aufgeführt sind.

Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.

1a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 100 mit einem Transistor 150, der einen n-Kanaltransistor oder einen p-Kanaltransistor repräsentiert. In der in 1 gezeigten Ausführungsform repräsentiert der Transistor 150 einen p-Kanaltransistor, in welchem ein verformungsinduzierender Mechanismus, der durch ein verformtes Halbleitermaterial bereitgestellt wird, das in entsprechenden Drain- und Sourcegebieten 151 zu bilden ist, mit einer verspannten Gateelektrode 152 kombiniert wird. In dieser Fertigungsphase kann die Gateelektrode 152 an ihren Seitenwänden eine Seitenwandabstandshalterstruktur 153 aufweisen, die aus einem beliebigen geeigneten dielektrischen Material aufgebaut ist, um damit die Seitenwände der Gatelektrode 152 während nachfolgender Prozessschritte zuverlässig zu schützen, wie dies detaillierter später beschrieben ist. Des weiteren definieren die Drain- und Sourcegebiete 151 und die Gateelektrode 152 eine Längenrichtung, die im Wesentlichen der horizontalen Richtung in 1a entspricht, die auch als eine Längenrichtung eines Kanalgebiets betrachtet werden kann, das unter der Gateelektrode 152 angeordnet ist. In ähnlicher Weise ist eine Breitenrichtung senkrecht zu der Längenrichtung definiert.

1b zeigt schematisch das Halbleiterbauelement 100 in einer Querschnittsansicht. Das Bauelement 100 enthält ein Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darauf eine geeignete im Wesentlichen kristalline Halbleiterschicht 103 zu bilden, etwa ein Material auf Siliziumbasis oder ein anderes geeignetes Halbleitermaterial. Beispielsweise repräsentiert die Halbleiterschicht 103 ein Material auf Siliziumbasis, d. h. ein kristallines Halbleitermaterial mit zumindest ungefähr 50 Atomprozent Silizium und mehr, wobei andere Komponenten, etwa Germanium, Kohlenstoff, Dotiermittel und dergleichen ebenfalls in der Halbleiterschicht 103 eingebaut sein können. In anderen anschaulichen Ausführungsformen ist eine vergrabene isolierende Schicht 102, die durch die gestrichelte Linie angedeutet ist, vorgesehen, zumindest an speziellen Bereichen des Substrats 101, um damit eine SOI-artige (Silizium-auf-Isolator) Konfiguration bereitzustellen. Die vergrabene isolierende Schicht 102, falls diese vorgesehen ist, ist aus einem geeigneten Material aufgebaut, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen. Eine Gateisolationsschicht 154 ist auf der Halbleiterschicht 103 gebildet, um damit die Gateelektrode 152 von einem entsprechenden Kanalgebiet 155 zu trennen. Es sollte beachtet werden, dass in der in 1b gezeigten Fertigungsphase die Drain- und Sourcegebiete 151 und das Kanalgebiet 155 im Wesentlichen die gleiche Konfiguration im Hinblick auf darin vorgesehene Dotiermittel aufweisen können, so dass die Drain- und Sourcegebiete 151 Bereiche repräsentieren, in denen ein geeignetes Dotierstoffprofil noch herzustellen ist, um damit die erforderlichen pn-Übergänge mit dem Kanalgebiet 155 zu bilden. Folglich ist der Begriff „Drain- und Source-Gebiete" sowie „Kanalgebiet" so zu verstehen, dass entsprechende Bereiche beschrieben werden, in denen die entsprechenden Dotierstoffprofile herzustellen sind, unabhängig davon, ob diese Dotiermittel bereits eingeführt sind oder noch in die entsprechenden Bereiche einzubauen sind.

Das Halbleiterbauelement 100, wie es in den 1a und 1b gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bereitstellen des Substrats 101 mit der darauf ausgebildeten Halbleiterschicht 103 werden entsprechende Isolationsstrukturen (nicht gezeigt) beispielsweise in Form von flachen Grabenisolationen auf der Grundlage gut etablierter Verfahren hergestellt, wozu können Lithographie-, Ätz-, Abscheide- und Planarisierungstechniken gehören. Auf der Grundlage dieser entsprechenden Isolationsstrukturen werden die Abmessungen der entsprechenden Drain- und Sourcegebiete 151 innerhalb der Halbleiterschicht 103 definiert. Anschließend werden Dotierstoffprofile in der Halbleiterschicht 103 zum Einstellen spezieller Transistoreigenschaften, etwa der Art der Leitfähigkeit, der Schwellwertspannung, und dergleichen hergestellt. Nachfolgend werden die Gateisolationsschicht 154 und die Gateelektrode 152 durch Ausbilden eines entsprechenden isolierenden Materials mittels Oxidation und/oder Abscheidung gefolgt von der Abscheidung eines geeigneten Gateelektrodenmaterials mit einem nachfolgenden Strukturierungsprozess auf der Grundlage moderner Lithographie- und Ätzverfahren hergestellt. Anschließend wird die Seitenwandabstandshalterstruktur 153 gebildet, in dem beispielsweise ein geeignetes Material, etwa Siliziumnitrid, Siliziumdioxid, und dergleichen abgeschieden wird und die Materialschicht auf der Grundlage gut etablierter anisotroper Ätztechniken strukturiert wird, wobei eine Breite 153a der Abstandshalterstruktur 153 verwendet wird, um einen Abstand eines verformten Halbleitermaterials einzustellen, das in den Drain- und Sourcegebieten 151 in nachfolgenden Prozessschritten herzustellen ist. In anderen Prozessstrategien wird eine geeignete Ionenimplantationssequenz vor dem Bilden der Abstandshalterstruktur 153 ausgeführt, um damit entsprechende Erweiterungsgebiete in den Drain- und Sourcegebieten 151 auf der Grundlage geeignet gestalteter Versatzabstandshalter (nicht gezeigt) zu bilden. Nach der Herstellung der Abstandshalterstruktur 153, die in zuverlässiger Weise Seitenwände der Gateelektrode 152 abdeckt, kann eine entsprechende Deckschicht (nicht gezeigt) über den Transistorelementen, etwa n-Kanaltransistoren, wenn der Transistor 150 einen p-Kanaltransistor repräsentiert, gebildet werden, um die entsprechenden abgedeckten Transistorelemente vor einem Ätzprozess 104 zu schützen, der so gestaltet ist, das Material aus der Gateelektrode 152 selektiv zu der Abstandshalterstruktur 153 abgetragen wird. In der in 1b gezeigten anschaulichen Ausführungsform kann der Ätzprozess 104 auch Material aus den Drain- und Sourcegebieten 151 entfernen. Andere Prozessstrategien, in denen die Gateelektrode 152 selektiv vertieft wird, ohne dass im Wesentlichen Material aus den Drain- und Sourcegebieten 151 abgetragen wird, werden später mit Bezug zu den 2a bis 2e beschrieben. Der Ätzprozess 104 kann als ein isotroper Ätzprozess, als ein im Wesentlichen anisotroper Ätzprozess oder als ein Ätzprozess mit einem Zwischenmaß an Isotropie gestaltet sein, abhängig von den Bauteilerfordernissen. Wenn beispielsweise ein gewisses Maß an Unterätzung der Abstandshalterstruktur 153 gewünscht ist, können die entsprechenden Prozessparameter und Prozessgase des Ätzprozesses 104 auf der Grundlage gut etablierter Verfahren ausgewählt werden, um ein isotropes Verhalten zu erreichen. In noch weiteren anschaulichen Ausführungsformen kann der Ätzprozess zumindest teilweise einen nasschemischen Ätzschritt auf der Grundlage geeigneter Chemikalien enthalten. Beispielsweise können äußerst selektive Ätzprozesse für Silizium in Bezug auf Siliziumnitrid, Siliziumdioxid und dergleichen aus dem Stand der Technik eingesetzt werden.

1c zeigt schematisch das Halbleiterbauelement 100 nach dem Ende des Ätzprozesses 104. Folglich enthält der Transistor 150 eine erste Vertiefung 152r, die in der Gateelektrode 152 gebildet ist, und eine zweite Vertiefung 151r, die in den Drain- und Sourcgebieten 151 gebildet ist. Es sollte beachtet werden, dass eine entsprechende Tiefe der ersten und der zweiten Vertiefung 152r, 151r sich auf Grund der Unterschiede in der Kristallstruktur der Materialien der Gateelektrode 152 im Vergleich zu dem im Wesentlichen kristallinen Material der Drain- und Sourcegebiete 151 unterscheiden kann. Beispielsweise kann ein Polysiliziummaterial der Gateelektrode 152 eine geringfügig erhöhte Ätzrate während des Prozesses 154 im Vergleich zu dem Material der Drain- und Sourcegebiete 151 aufweisen. Danach können entsprechende Reinigungsprozesse ausgeführt werden, um Kontaminationsstoffe oder andere Reste aus dem vorhergehenden Ätzprozess zu entfernen, um damit die freigelegten Oberflächenbereiche der Gateelektrode 152 und der Drain- und Sourcegebiete 151 für einen selektiven epitaktischen Wachstumsprozess 150 vorzubereiten. Während des epitaktischen Wachstumsprozesses 105 wird ein geeignetes Halbleitermaterial auf den freiliegenden Oberflächenbereichen abgeschieden, wobei entsprechende Prozessparameter, etwa Temperatur, Druck, Vorstufen- und Trägergase, und dergleichen in geeigneter Weise so ausgewählt werden, dass die Anhaftung des Halbleitermaterials im Wesentlichen auf die freiliegenden Halbleiteroberflächen beschränkt wird, während eine merkliche Anhaftung von Material an den dielektrischen Bereichen, etwa der Abstandshalterstruktur 153 und anderen Deckschichten, unterdrückt ist. Wenn die Drain- und Sourcegebiete 151 und die Gateelektrode 152 im Wesentlichen aus Silizium aufgebaut sind, d. h. im Wesentlichen kristallines Silizium und Polysilizium, kann eine Silizium/Germanium-Mischung während des epitaktischen Wachstumsprozesses 105 abgeschieden werden, um ein entsprechend verformtes Halbleitermaterial in der Vertiefung 151r zu bilden, während das Silizium/Germanium-Material in der Vertiefung 152r, das auf dem Polysiliziummaterial gebildet wird, zu einem zugverspannten Material führt, das seine Zugverspannung auf das darunter liegende Polysiliziumaterial überträgt. In einigen anschaulichen Ausführungsformen kann das Silizium/Germanium-Material zusätzlich als ein stark dotiertes Material abgeschieden werden, wodurch die erforderliche Dotierstoffkonzentration in den Drain- und Sourcegebieten 151 nach dem Auffüllen der Vertiefung 151r bereitgestellt wird. In anderen anschaulichen Ausführungsformen wird das Silizium/Germanium-Material als ein im Wesentlichen intrinsisches Material, d. h. ein nicht dotiertes Material, abgeschieden, wodurch die Steuerbarkeit des entsprechenden Wachstumsprozesses 105 verbessert wird, und die erforderliche Dotierstoffkonzentration in den Drain- und Sourcgebieten 151 sowie in der Gateelektrode 152 wird in einer späteren Fertigungsphase auf der Grundlage von Implantationsverfahren erhalten.

1d zeigt schematisch eine perspektivische Ansicht des Halbleiterbauelements 100 nach dem Ende des epitaktischen Wachstumsprozesses 105. Somit enthält der Transistor 150 ein verformtes Halbleitermaterial 156 in den Drain- und Sourcegebieten 151, wobei das verformte Halbleitermaterial 156 eine im Wesentlichen uniaxiale kompressive Verformung in Bezug auf die lateralen Abmessungen, d. h. die Kanallänge- und Breitenrichtung bereitstellt, wobei die Verformung in der Kanallängenrichtung ausgerichtet ist, wie dies durch 156l angedeutet ist, da beide Gebiete 151 auf das Kanalgebiet 155 in der Längenrichtung „über" das Kanalgebiet 155 „hinweg" in einer überlagernden Weise „einwirken". In der Breitenrichtung und der Tiefenrichtung wird eine deutlich reduzierte Wirkung erreicht, da das verformte Material 156 lediglich „tangential" wirkt. Ferner ist ein verspanntes Silizium/Germanium-Material 157 über dem Polysiliziumaterial der Gateelektrode 152 gebildet und ruft eine entsprechende biaxiale Verformung in dem Kanalgebiet 155 hervor, so dass eine Verformungskomponente, die als 157w bezeichnet ist, in der Transistorbreitenrichtung erhalten wird. Eine entsprechende Verformungskomponente entlang der Längenrichtung (nicht gezeigt), die durch das verspannte Material 157 hervorgerufen wird, ist ebenso vorhanden, die jedoch effizient durch die entsprechende uniaxiale Verformung 156l überkompensiert wird. Somit wird für die Standardtransistorkonfiguration, in der die Längenrichtung entlang der <110> Orientierung ausgerichtet ist, eine deutliche Verbesserung des Transistorleistungsverhaltens des p-Kanaltransistors 150 erreicht, da beide Verformungskomponenten 156l, 157w zu einer entsprechenden Zunahme der Löcherbeweglichkeit führen.

1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase. In dieser Prozessstrategie wird die Abstandshalterstruktur 153 entfernt, beispielsweise auf der Grundlage gut etablierter äußerst selektiver Ätzrezepte, wobei dies beispielsweise zusammen mit der Entfernung der Deckschicht einhergeht, die andere Transistoren, etwa n-Kanaltransistoren, während der vorhergehenden Fertigungsprozesse abdeckt, und nachfolgend kann eine geeignete Versatzabstandshalterstruktur 106 auf der Grundlage gut etablierter Abstandshalterverfahren hergestellt werden. Auf der Grundlage der Versatzabstandshalter 106 kann ein weiterer Implantationsprozess 107 ausgeführt werden, um damit entsprechende Erweiterungsgebiete 158 in den Drain- und Sourcegebieten 151 zu definieren. Es sollte beachtet werden, dass in anderen Ausführungsformen die Versatzabstandshalterstruktur 106 vor dem Herstellen der entsprechenden Halbleitermaterialien 156 und 157 gebildet werden kann, um damit durch Implantation hervorgerufene Schäden in den epitaktisch aufgewachsenen Materialien 157 und 156 zu verringern. Nach der Ausbildung der Erweiterungsgebiete 158 und abhängig davon, ob die Materialien 156 und 157 mit hoch dotiertem Halbleitermaterial hergestellt sind, können weitere Im plantationsprozesse ausgeführt werden, um das Dotierstoffprofil in den Drain- und Sourcegebieten 151 entsprechend den Bauteilerfordernissen zu bilden. Ferner kann ein geeignet gestalteter Ausheizprozess ausgeführt werden, um damit durch Implantation eingeführte Dotiermittel zu aktivieren und um auch durch Implantation hervorgerufene Gitterschäden zu rekristallisieren.

1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Eine weitere Seitenwandabstandshalterstruktur 108 kann benachbart zu der Gateelektrode 152 ausgebildet sein, wobei, wie zuvor erläutert ist, die Seitenwandabstandshalterstruktur 108 für eine weitere Implantationssequenz verwendet werden kann, wenn das Dotierstoffprofil in den Drain- und Sourcegebieten 151 auf der Grundlage eines Im plantationsprozesses einzustellen ist. In anderen Ausführungsformen wird eine Abstandshalterstruktur 108 im Hinblick auf eine Abstandsbreite in Bezug auf die Erfordernisse für Metallsilizidgebiete 109 hergestellt, die in den Drain- und Sourcegebieten 151 und in der Gatelektrode 152 auszubilden sind. Die Abstandshalterstruktur 108 kann auf der Grundlage gut etablierter Verfahren abgestellt werden, die das Abscheiden eines Beschichtungsmaterials 110 und das Bilden eines geeigneten dielektrischen Materials darauf, etwa Siliziumnitrid, beinhalten, das dann mittels anisotroper Verfahren strukturiert wird, um die Abstandshalterstruktur 108 bereitzustellen. Danach wird ein geeigneter Silizidierungsprozess ausgeführt, um die Gebiete 109 bereitzustellen, wobei ein Abstand von dem Kanalgebiet 155 im Wesentlichen durch die Breite der Abstandshalterstruktur 108 definiert ist. Es wird ein geeignetes Zwischenschichtdielektrikumsmaterial über dem Transistor 150 gebildet, wobei in einigen Fällen das dielektrische Material eine verspannte Schicht aufweisen kann, um die Verformung in dem Kanalgebiet 155 weiter zu erhöhen, wie dies nachfolgend detaillierter beschrieben ist. Somit umfasst der Transistor 150 die Gateelektrode 152 mit einer biaxialen Zugverspannung, die eine entsprechende Verformung in dem Kanalgebiet 155 hervorruft, wodurch die Ladungsträgerbeweglichkeit von Löchern in p-Kanaltransistoren erhöht wird, insbesondere, wenn dies mit einer zusätzlichen verformungsinduzierenden Quelle kombiniert wird, etwa dem verformten Halbleitermaterial 156 in den Drain- und Sourcegebieten 151. In diesem Falle kann die Gesamtleistungsfähigkeit des Transistors 150 deutlich im Vergleich zu konventionellen Bauelemente, die beispielsweise ein verformtes Silizium/Germanium-Material als eine verformungsinduzierende Quelle enthalten, verbessert werden, wobei gemäß der vorliegenden Erfindung ein hohes Maß an Kompatibilität mit konventionellen Fertigungsverfahren erreicht wird. Des weiteren kann eine zusätzliche Steigerung des Leistungsvermögens erreicht werden, ohne zusätzlich zu der Prozesskomplexität beizutragen, da zusätzliche Prozessschritte im Vergleich zu einem Prozessablauf zur Herstellung des verformten Halbleitermaterials 156 in diesem Falle nicht notwendig sind. Es sollte jedoch beachtet werden, dass die Gateelektrode 152 mit der biaxialen Zugverspannung auch vorteilhafterweise in n-Kanaltransistoren eingesetzt werden kann, möglicherweise in Verbindung mit anderen verformungshervorrufenden Mechanismen, da in dem n-Kanaltransistor die Zugverformung entlang der Transistorbreitenrichtung und der Längenrichtung jeweils die Elektronenbeweglichkeit erhöhen, wodurch eine effiziente verformungsinduzierende Quelle bereitgestellt wird.

Mit Bezug zu den 2a bis 2e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, in denen eine biaxial verspannte Gateelektrode in einem oder mehreren Transistorarten hergestellt werden, ohne dass entsprechende Vertiefungen in den Drain- und Sourcegebieten gebildet werden, so dass der verformungsinduzierende Mechanismus, der durch die verspannte Gateelektrode bereitgestellt wird, mit anderen verformungsinduzierenden Quellen kombiniert oder auch nicht kombiniert werden kann, ohne dass ein selektives epitaktisches Aufwachsen in den Drain- und Sourcegebieten erforderlich ist.

2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem ersten Transistor 250 und einem zweiten Transistor 260. Der erste und der zweite Transistor 250 und 260 sind in und auf entsprechenden Bereichen einer Halbleiterschicht 203 gebildet, die wiederum über einem Substrat 201 angeordnet ist. Im Hinblick auf das Substrat 210 und die Halbleiterschicht 203 gelten die gleichen Kriterien, wie sie zuvor für die Komponenten 101 und 103 erläutert sind. Des weiteren sollte beachtet wenden, dass einer oder beide Transistoren 250, 260 SOI-artige Transistoren repräsentieren können, wobei entsprechende vergrabene isolierende Schichten (nicht gezeigt) vorgesehen sind, wie dies zuvor auch mit Bezug zu dem Bauelement 100 erläutert ist. Des weiteren besitzen die Transistoren 250, 260 entsprechende Gateelektroden 252, 262, die auf entsprechenden Gateisolationsschichten 254, 264 ausgebildet sind. Des weiteren sind entsprechende Abstandshalter 253, 263 an den entsprechenden Seitenwänden der Gateelektroden 252, 262 gebildet. In ähnlicher Weise sind entsprechende Drain- und Sourcegebiete 251, 261, die die entsprechenden Kanalgebiete 255, 265 einschließen, vorgesehen. Es sollte beachtet werden, dass die Transistoren 250, 260 Transistoren der gleichen Leitfähigkeitsart jedoch mit einer unterschiedlichen Konfiguration im Hinblick auf ein oder mehrere Entwurfserfordernisse, etwa eine Dicke der entsprechenden Gateisolationsschichten 254, 264, der Gatelänge, der Transistorbreite, und dergleichen repräsentieren können. In anderen anschaulichen Ausführungsformen repräsentieren die Transistoren 250, 260 Transistoren unterschiedlicher Leitfähigkeitsart. Beispielsweise repräsentiert der Transistor 250 einen p-Kanaltransistor, während der Transistor 260 einen n-Kanaltransistor darstellt. In diesem Falle besitzen die entsprechenden Drain- und Source-Gebiete 251, 261 und die Kanalgebiete 255, 265 darin ausgebildet unterschiedliche Arten an Dotiermittel oder diese sind noch darin zu bilden, gemäß gut etablierter CMOS-Verfahren. Hinsichtlich der diversen Komponenten der Transistoren 250, 260, die bislang beschrieben sind, gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 200 erläutert sind. Des weiteren weist das Bauelement 200 eine Maskenschicht 211 auf, die über dem ersten und dem zweiten Transistor 250, 260 ausgebildet ist, wobei die Schicht 211 aus einem beliebigen geeigneten Material, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen hergestellt sein kann. Des weiteren ist eine Füllschicht 212, die aus einem beliebigen geeigneten Material aufgebaut ist, etwa einem Lackmaterial, einem Polymermaterial, und dergleichen, in dem Bauelement 200 so gebildet, dass eine im Wesentlichen ebene Oberflächentopographie für das Bauelement 200 geschaffen wird.

Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Transistoren 250, 260 können durch Prozessverfahren hergestellt werden, wie sie zuvor mit Bezug zu dem Transistor 150 beschrieben sind, wobei zu beachten ist, dass jedoch unterschiedlichen Implantationsverfahren und dergleichen eingesetzt werden, um Unterschiede im Hinblick auf die Leitfähigkeitsart zu berücksichtigen, wenn ein n-Kanaltransistor und ein p-Kanaltransistor betrachtet werden. Entsprechende Unterschiede bei der Bereitstellung der geeigneten Dotiermittel innerhalb der Kanalgebiete 255, 265 sind im Stand der Technik gut bekannt. Folglich wird nach der Herstellung der Gateelektroden 252, 262 und der Abstandshalterstrukturen 253, 263 die Maskenschicht 211 durch eine beliebige geeignete Abscheidetechnik, etwa plasmagestützte CVD (chemische Dampfabscheidung), thermische CVD, Oxidation, wenn die Maskenschicht 211 in Form eines Oxidmaterials bereitgestellt wird, und dergleichen hergestellt. Danach wird die Füllschicht 212 in einer äußerst nicht konformen Abscheidetechnik, etwa Aufschleuderverfahren, CVD-Verfahren auf der Grundlage geeignet eingestellter Prozessparameter und dergleichen gebildet. In einigen anschaulichen Ausführungsformen wird die Füllschicht 212 als ein Lackmaterial oder ein Polymermaterial vorgesehen, das in einem Zustand mit geringer Viskosität durch Aufschleuderverfahren aufgebracht wird. Bei Bedarf kann ein weiterer Einebnungsschritt ausgeführt werden, beispielsweise durch chemisch-mechanisches Polieren, wodurch auch ein Oberflächenbereich 211s der Maskenschicht 211 freigelegt werden kann. In anderen Fällen wird ein entsprechendes Abtragen von überschüssigem Material der Füllschicht 212 mittels geeignet gestalteter Ätzprozesse ausgeführt. In einigen anschaulichen Ausführungsformen wird das Abtragen eines überschüssigen Materials der Schicht 212 fortgesetzt, bis die entsprechenden Gateelektroden 252 und 262 freigelegt sind, was auf der Grundlage von CMP, Ätzen, und dergleichen bewerkstelligt werden kann. In noch anderen anschaulichen Ausführungsformen wird nach dem Freilegen der Oberflächenbereichen 211s ein geeignet gestalteter Ätzprozess ausgeführt, um selektiv Material der Maskenschicht 211 in Bezug auf die darunter liegende Gateelektrode 252, 262 zu ätzen.

2b zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Somit sind entsprechende Oberflächenbereiche 252s, 262s der Gateelektroden 252, 262 freigelegt.

2c zeigt schematisch das Halbleiterbauelement 200 während eines Ätzprozesses 204. Der Ätzprozess 204 ist als ein geeigneter isotroper oder anisotroper Ätzprozess zum Entfernen von Material von den entsprechenden Gateelektroden 252, 262 selektiv zu den entsprechenden Abstandshaltern 253, 263 ausgebildet, wobei eine ausgeprägte Selektivität in Bezug auf das Material der Füllschicht 212 nicht erforderlich ist. In noch weiteren anschaulichen Ausführungsformen wird das Füllmaterial 212 vor dem Ätzprozess 204 entfernt, wenn der Ätzprozess 204 äußerst selektiv in Bezug auf die Maskenschicht 211 ist. Folglich werden entsprechende Vertiefungen 252r, 262r in den Gateelektroden 252, 262 gebildet. Es sollte beachtet werden, dass die Abmessungen der Vertiefungen 252r, 262r, d. h. eine Tiefe davon, entsprechend den Erfordernissen im Hinblick auf die Menge des verspannten Halbleitermaterials für die Gateelektroden 252, 262 gewählt werden, während andere Bauteilerfordernisse, etwa eine Tiefe einer Vertiefung in den entsprechenden Drain- und Sourcegebieten, wie dies beispielsweise mit Bezug zu dem Bauelement 150 beschrieben ist, nicht relevant ist. Als nächstes werden weitere Ätz- und/oder Reinigungsprozesse ausgeführt, um Materialreste der Füllschicht 212 und andere Kontaminationsstoffe, die sich aus dem vorhergehenden Ätzprozess 204 ergeben, zu entfernen, wodurch die freigelegte Oberfläche des Bauelements 200 für einen nachfolgenden epitaktischen Wachstumsprozess vorbereitet wird.

2d zeigt schematisch das Halbleiterbauelement 200 während eines selektiven epitaktischen Wachstumsprozesses 205, der in einer anschaulichen Ausführungsform so gestaltet ist, dass Silizium/Germanium-Material auf dem Polysiliziummaterial der Gateelektroden 252, 262 abgeschieden wird. Es sollte jedoch beachtet werden, dass andere geeignete Halbleitermaterialien während des Prozesses 205 abgeschieden werden können, um damit die biaxial verspannten Materialien 257, 267 in Abhängigkeit der Konfiguration der darunter liegenden Gateelektrodenmaterialien zu erhalten. Während des selektiven epitaktischen Wachstumsprozesses 205 unterdrückt die Maskenschicht in zuverlässiger Weise eine Abscheidung von Halbleitermaterial über den entsprechenden Drain- und Sourcegebieten 251, 261. Dazu kann ein geeignetes dielektrisches Material ausgewählt werden, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen, für die äußerst effiziente selektive epitaktische Wachstumsverfahren etabliert sind. Nach dem Prozess 205 können die Maskenschicht 211 und die Abstandshalter 253, 263 auf der Grundlage gut etablierter selektiver Ätzprozesse entfernt werden, wobei ein einzelnes Ätzrezept angewendet werden kann, wenn die Maskenschicht 211 und die Abstandshalter 253, 263 aus im Wesentlichen dem gleichen Material aufgebaut sind. In anderen Fällen wird in einem ersten Ätzschritt die Maskenschicht 211 selektiv entfernt, wobei etablierte Ätzrezepte eingesetzt werden können, wenn die Maskenschicht 211 aus Siliziumdioxid aufgebaut ist. In einem nachfolgenden Ätzschritt werden die Abstandshalter 252, 263 entfernt, wie dies zuvor beschrieben ist. Danach kann die weitere Bearbeitung auf der Grundlage gut etablierter CMOS-Verfahren fortgesetzt werden.

2e zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Die Transistoren 250, 260 weisen entsprechende Abstandshalter 206 und 208 auf, die zum Erzeugen des gewünschten Dotierstoffprofils in den entsprechenden Drain- und Sourcegebieten 251, 261 eingesetzt werden, wodurch ebenso entsprechende Erweiterungsgebiete 258, 268 gebildet werden. Des weiteren können entsprechende Metallsilizidgebiete 209 in den Transistoren 250, 260 hergestellt sein, wie dies zuvor auch mit Bezug zu dem Transistor 250 beschrieben ist. Des weiteren kann der Transistor 250 eine dielektrische Verspannungsschicht 259 mit einer geeigneten inneren Verspannung aufweisen, um damit eine entsprechende Verformung in dem Kanalgebiet 255 hervorzurufen. Beispielsweise kann die Verspannungsschicht 259 eine hohe intrinsische kompressive Verspannung aufweisen, wenn der Transistor 250 einen p-Kanaltransistor repräsentiert, wobei eine entsprechende kompressive Verformungskomponente in der Transistorlängenrichtung erzeugt wird, wodurch die Löcherbeweglichkeit deutlich verbessert wird. Gleichzeitig sorgt das verspannte Halbleitermaterial 257 in der Gateelektrode 252 für eine erhöhte Verformungskomponente in der Transistorbreitenrichtung, wie dies zuvor auch beschrieben ist, wodurch die Löcherbeweglichkeit in dem Kanalgebiet 255 noch weiter verbessert wird. In ähnlicher Weise kann der Transistor 260 eine Verspannungsschicht 269 mit einer geeignet ausgewählten intrinsischen Verspannung aufweisen, die eine hohe Zugverspannung sein kann, wenn der Transistor 260 einen n-Kanaltransistor repräsentiert. In diesem Fall wird eine entsprechende Zugverformungskomponente entlang der Kanallängenrichtung in dem Kanalgebiet 265 hervorgerufen, wenn zusätzlich das verspannte Halbleitermaterial 267 für eine entsprechende Zugverformungskomponente in der Transistorbreitenrichtung sorgt, die ebenso die Elektronenbeweglichkeit für eine Standardtransistorkonfiguration verbessern kann, wie dies zuvor erläutert ist, da die Zugverformungskomponenten in der Transistorbreitenrichtung gleichzeitig die Elektronenbeweglichkeit und die Löcherbeweglichkeit erhöhen können.

Die entsprechenden Verspannungsschichten 259, 269 können gemäß gut etablierter Verfahren hergestellt werden. Beispielsweise kann Siliziumnitrid durch plasmagestützte CVD auf der Grundlage geeignet ausgewählter Prozessparameter, etwa des Innenbeschusses während der Abscheidung, dem Druck, der Temperatur, und dergleichen abgeschieden werden, um damit die gewünschte Art und Größe der inneren Verspannung einzustellen. Somit kann nach dem Abscheiden einer der Schichten 259 ein entsprechender Teil davon von dem Transistor der anderen Art abgetragen werden und nachfolgend kann eine geeignet verspannte Schicht abgeschieden werden. Es sollte beachtet werden, dass die Verspannungsschichten 259, 269 eine oder mehrere Zwischenschichten aufweisen können, die zur Ausbildung der unterschiedlichen Verspannungsschichten 259, 269 eingesetzt werden.

Somit ermöglicht das Bereitstellen der verspannten Halbleitermaterialien 257, 267 in den Transistoren 250, 260 die Verbesserung des Transistorleistungsverhaltens der gleichen oder unterschiedlicher Transistorarten, ohne dass die Herstellung verformten Halbleitermaterials in den entsprechenden Drain- und Sourcegebieten erforderlich ist.

Mit Bezug zu den 3a bis 3d und 4a bis 4d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben, in denen eine verspannte Gateelektrode in unterschiedlichen Transistorarten effizient mit der Herstellung verformten Halbleitermaterials in zumindest einer der unterschiedlichen Transistorarten kombiniert wird.

3a zeigt schematisch ein Halbleiterbauelement 300, das eine ähnliche Konfiguration wie das Bauelement 200 aufweisen kann, das in 2b gezeigt ist. Folglich enthalten Transistoren 350, 360 entsprechende Gateelektroden 352, 362, die über entsprechenden Gateisolationsschichten 354, 364 ausgebildet sind. Des weiteren sind entsprechende Abstandshalter 353, 363 an Seitenwänden der Gateelektroden 352, 362 gebildet. Ferner ist eine Maskenschicht 311 über den Transistoren 350, 360 gebildet, während eine Füllschicht 312 so ausgebildet ist, dass eine im Wesentlichen ebene Oberflächenkonfiguration erhalten wird. Des weiteren sind in dieser Fertigungsphase entsprechende Oberflächenbereiche 352s, 362s der Gateelektroden 352, 362 freigelegt.

Die Transistoren 350, 360, wie sie bislang beschrieben sind, können auf der Grundlage der Prozesse hergestellt werden, wie sie zuvor mit Bezug zu den 2a und 2b beschrieben sind, wenn auf das Halbleiterbauelement 200 verwiesen wird. Nach dem Freilegen der entsprechenden Oberflächenbereiche 352s, 362s wird eine entsprechende Ätzmaske 313, die beispielsweise aus Photolack oder dergleichen aufgebaut ist, so gebildet, dass der Transistor 350 freiliegt, während der Transistor 360 abgedeckt ist. Des weiteren wird das Bauelement 300 einem Ätzprozess 314 unterzogen, während welchem der freigelegte Bereich der Füllschicht 312 und der Maskenschicht 311 selektiv entfernt wird in Bezug auf die Materialien der Gateelektrode 352 und der Abstandshalter 353. Beispielsweise kann das Füllmaterial 312 aus einem geeigneten Polymermaterial, einem Lackmaterial, und dergleichen aufgebaut sein, das auf der Grundlage geeignet ausgewählter Ätzrezepte entfernt werden kann. Nach dem Freilegen der Maskenschicht 311 wird der Ätzprozess 314 so gestaltet, dass die Schicht 311 selektiv abgetragen wird. Beispielsweise sind gut selektive Ätzrezepte für Siliziumdioxid bei Vorhandensein von Silizium und Siliziumnitrid im Stand der Technik bekannt. Danach wird die Ätzmaske 313 abgetragen, beispielsweise auf der Grundlage von sauerstoffbasierten Plasmabehandlungen, und dergleichen.

3b zeigt schematisch das Halbleiterbauelement 300 nach dem Ende der zuvor beschriebenen Prozesssequenz und während eines Ätzprozesses 304, der so gestaltet ist, dass selektiv Material von den Gateelektroden 352, 362 und von den Drain- und Sourcegebieten 351 des Transistors 350 abgetragen wird. Während des Ätzprozesses 304 sind die entsprechenden Drain- und Sourcegebiete 361 des Transistors 360 durch die Füllschicht 312 und die Maskenschicht 311 abgedeckt.

3c zeigt schematisch das Halbleiterbauelement 300 nach dem Ende des Ätzprozesses 304. Somit sind eine Vertiefung 352r und eine Vertiefung 351r in der Gateelektrode 352 und in den Drain- und Sourcegebieten 351 des Transistors 350 gebildet, wohingegen eine Vertiefung 362r in der Gateelektrode 362 des Transistors 360 hergestellt ist. Als nächstes werden Reste des Füllmaterials 312 zusammen mit anderen Resten entfernt, wodurch das Bauelement 300 für einen nachfolgenden epitaktischen Wachstumsprozess vorbereitet wird.

3d zeigt schematisch das Halbleiterbauelement 300 mit entsprechend verspannten Halbleitermaterialien 357 und 367 in den entsprechenden Gateelektroden 352, 362, während ein entsprechendes verformtes Halbleitermaterial 356, etwa Silizium/Germanium, in den Drain- und Sourcegebieten 351 des Transistors 350 ausgebildet ist. Folglich kann eine biaxiale Verformung mit einer Zugkomponente in der Transistorbreitenrichtung und einer kompressiven Komponente in der Transistorlängenrichtung in dem Transistor 350 bereitgestellt werden, wodurch die Löcherbeweglichkeit deutlich verbessert wird, während eine biaxiale Zugverformung in dem Transistor 360 hervorgerufen wird, wodurch die Elektronenbeweglichkeit verbessert wird. Die weitere Bearbeitung kann auf der Grundlage von Prozessstrategien fortgesetzt werden, wie sie zuvor beschrieben sind, wobei abhängig von den Erfordernissen zusätzliche dielektrische Spannungsschichten, etwa die Schichten 259, 269, in geeigneter Weise für das Halbleiterbauelement 300 vorgesehen werden können.

4a zeigt schematisch ein Halbleiterbauelement 400 mit einem ersten Transistor 450 und einem zweiten Transistor 460, die entsprechende Gateelektroden 452, 462 aufweisen, an deren Seitenwänden entsprechende Abstandshalter 453, 463 ausgebildet sind. In Bezug auf diese Komponenten sowie andere Komponenten, etwa Drain- und Sourcegebieten, Gateisolationsschichten, und dergleichen, gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Bauelementen 100, 200 und 300 erläutert sind. Ferner ist eine Implantationsmaske 413 so gebildet, dass der Transistor 450 abgedeckt ist, während der Transistor 460 freiliegt. Die Implantationsmaske 413 kann aus einem beliebigen geeigneten Material, etwa Photolack, und dergleichen aufgebaut sein. Des weiteren unterliegt das Bauelement 400 einer Prozesssequenz 414 zum Einführen von Kohlenstoffmaterial in Drain- und Sourcegebiete 461 des Transistors 460. In einer anschaulichen Ausführungsform umfasst die Prozesssequenz 414 eine Amorphisierungsimplantation, beispielsweise auf der Grundlage von Silizium, um einen im Wesentlichen amorphisierten Bereich in den Drain- und Sourcegebieten 461 zu schaffen. Danach kann die Sequenz 414 einen geeignet konfigurierten Implantationsprozess beinhalten, um eine gewünschte Konzentration an Kohlenstoffatome in den zuvor amorphisierten Bereich einzuführen, wobei beispielsweise eine Implantationsdosis von ungefähr 5 × 1015 bis 5 × 1016 Ionen/cm2 geeignet ist, um eine Konzentration von ungefähr 1,5 bis 4,0 Atomprozent Kohlenstoff einzubauen. Folglich können entsprechende kohlenstoffenthaltende Gebiete 461c in den Drain- und Sourcegebieten 461 hergestellt werden, wobei zu beachten ist, dass ein entsprechendes kohlenstoffenthaltendes Gebiet 462c auch in der Gateelektrode 462 gebildet wird.

4b zeigt schematisch das Halbleiterbauelement 400 nach dem Entfernen der Implantationsmaske 413 und während eines modernen Ausheizprozesses 415, der lasergestützte oder blitzlichtgestützte Ausheizverfahren umfassen kann. Während der blitzlichtgestützten oder lasergestützten Ausheizprozesse wird ein beschränkter Bereich des Bauelements 400 oder des gesamten Bauelements 400 einer Strahlung für eine extrem kurze Zeitdauer ausgesetzt, in der ausreichend Energie abgeschieden wird, um die Rekristallisierung und Aktivierung von Kohlenstoffatomen zu initiieren, während im Wesentlichen ein Diffundieren von Dotierstoffgattungen, die in dem betrachteten Bauteilbereich eingebaut sind, unterdrückt oder im Wesentlichen vermieden wird. Folglich können die kohlenstoffenthaltenden Gebiete 461c, 462c in effizienter Weise in kristallines bzw. polykristallines Material umgewandelt werden, während Dotierstoffprofile, die zuvor in dem Halbleiterbauelement 400 geschaffen wurden, im Wesentlichen beibehalten werden. Danach kann die weitere Bearbeitung fortgesetzt werden, wie dies beispielsweise mit Bezug zu dem Bauelement 300 beschrieben ist, in denen entsprechende Vertiefungen gemeinsam in den Gateelektroden und in einem der Transistor-Drain- und Sourcebereiche des Bauelements 300 hergestellt werden.

4c zeigt schematisch das Halbleiterbauelement 400, wobei der Transistor 450 einem Ätzprozess 404 unterliegt, während der zweite Transistor 460 lediglich mit seiner Gateelektrode 462 freigelegt ist, d. h. dem kohlenstoffenthaltenden Gebiet 462c. Zu diesem Zweck wird eine entsprechende Maskenschicht 411, die beispielsweise als Siliziumdioxid und dergleichen aufgebaut ist, und eine Füllschicht 412 selektiv in dem zweiten Transistor 460 hergestellt, um damit zuverlässig die kohlenstoffenthaltenden Gebiete 461c in den Drain- und Sourcegebietend 461 abzudecken, wie dies zuvor für das Bauelement 200 beschrieben ist.

4d zeigt schematisch das Halbleiterbauelement 400 nach dem Ende des Ätzprozesses 404. Folglich weist das Bauelement 400 entsprechende Vertiefungen 452r und 451r in der Gateelektrode und in den Drain- und Sourcegebieten des Transistors 450 auf, während eine Vertiefung 462r in der Gateelektrode 462 gebildet ist, wobei die kohlenstoffenthaltenden Gebiete 461c beibehalten werden. In einigen anschaulichen Ausführungsformen kann die zuvor ausgeführte Prozesssequenz 414 in Verbindung mit dem Ätzprozess 404 so gestaltet sein, dass zumindest ein wesentlicher Anteil des kohlenstoffenthaltenden Gebiets 462c entfernt wird, so dass ein gewünschter Betrag an Zugverspannung in der verbleibenden Vertiefung 462r in einem nachfolgenden epitaktischen Wachstumsprozess erzeugt werden kann. In einigen anschaulichen Ausführungsformen werden entsprechende Sollwerte für Prozessparameter so ausgewählt, dass im Wesentlichen das gesamte kohlenstoffenthaltende Gebiet 462c während des Ätzprozesses 404 entfernt wird. Danach werden die Maskenschicht 411 und Reste der Füllschicht 412 entfernt und anschließend wird ein selektiver epitaktischer Wachstumsprozess ausgeführt, wie dies zuvor beschrieben ist. Folglich wird ein verformtes Silizium/Germanium-Material in der Vertiefung 451r gebildet, wodurch für eine gewünschte uniaxiale kompressive Verformung in dem Transistor 450 gesorgt wird, wenn dieser einen p-Kanaltransistor repräsentiert, während ein verspanntes Silizium/Germanium-Material in den Vertiefungen 452r, 462r gebildet wird, wodurch eine biaxiale Verformung in den Transistoren 450, 460 erzeugt wird, wie dies zuvor erläutert ist. Somit kann in Verbindung mit dem zuvor hergestellten Silizium/Kohlenstoff-Material in dem Transistor 460 eine äußerst effizient Erhöhung der Elektronenbeweglichkeit erreicht werden. Danach kann die weitere Bearbeitung in der zuvor beschriebenen Weise fortgesetzt werden, wobei beispielsweise zusätzlich unterschiedlich verspannte dielektrische Schichten über den Transistoren 450, 460 in Abhängigkeit von den Prozess- und Bauteilerfordernissen hergestellt werden können.

Es gilt also: Die vorliegende Erfindung stellt eine Technik zum effizienten Erzeugen einer biaxialen Verformung in einem Kanalgebiet eines Transistors bereit, indem eine Vertiefung in der Gateelektrode erzeugt wird und die Vertiefung zumindest teilweise mit einem verspannten Halbleitermaterial aufgefüllt wird, das dann die gewünschte biaxiale Verformung erzeugt. Abhängig von den kristallographischen Konfigurationen des Basismaterials kann die biaxiale Verspannung so gewählt werden, dass eine Verbesserung der Ladungsträgerbeweglichkeit erreicht wird, insbesondere in Kombination mit weiteren verformungsinduzierenden Quellen. In einigen anschaulichen Ausführungsformen kann die zusätzliche verformungsinduzierende Quelle ein verformtes Halbleitermaterial sein, das in den Drain- und Sourcegebieten gebildet ist, wobei ein weiterer Zuwachs des Leistungsvermögens auf Grund der biaxialen Verformung erreicht wird, die durch die darüber liegende verspannte Gateelektrode hervorgerufen wird. Beispielsweise kann Silizium/Germanium in den Drain- und Sourcegebieten eine im Wesentlichen uniaxiale kompressive Verformung hervorrufen, die positiv mit der biaxialen Verformung in Wechselwirkung tritt, die von der Gateelektrode bereitgestellt wird, wodurch das Durchlassstromvermögen von p-Kanaltransistoren deutlich verbessert wird. In ähnlicher Weise kann für geeignete Kristallkonfigurationen die biaxiale Verformung, die durch die verspannte Gateelektrode hervorgerufen wird, auch die Elektronenbeweglichkeit verbessern, wodurch ein effizientes Mittel zum gleichzeitigen Verbessern der Ladungsträgerbeweglichkeit von p-Kanaltransistoren und n-Kanaltransistoren bereitgestellt wird. In einigen anschaulichen Ausführungsformen kann das zusätzliche Herstellen eines epitaktisch aufgewachsenen Halbleitermaterials ohne zusätzliche Prozessschritte im Hinblick auf konventionelle Strategie für die Herstellung eingebetteter Halbleitermaterialien in den Drain- und Sourcegebieten bewerkstelligt werden, wodurch ein verbessertes Bauteilverhalten ohne Beitrag zur Prozesskomplexität erreicht wird. In noch weiteren anschaulichen Ausführungsformen wird ein hohes Maß an Kompatibilität mit konventionellen Prozessstrategien zur Ausbildung verformter Kanalgebiete erreicht, wobei dennoch eine deutlich Leistungssteigerung möglich ist.

Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.


Anspruch[de]
Halbleiterbauelement mit:

einem im Wesentlichen kristallinen Halbleitergebiet;

einer ersten Gateelektrode, die über dem im Wesentlichen kristallinen Halbleitergebiet und einem darin ersten Kanalgebiet ausgebildet ist, wobei das erste Kanalgebiet eine Längenrichtung und eine Breitenrichtung definiert, und wobei die erste Gateelektrode eine biaxiale Zugverspannung aufweist, die eine biaxiale Zugverformung in dem ersten Kanalgebiet entlang der Kanallängenrichtung und der Kanalbreitenrichtung hervorruft.
Halbleiterbauelement nach Anspruch 1, wobei die erste Gateelektrode einen ersten Bereich aufweist, der aus Polysilizium aufgebaut ist und einen zweiten Bereich aufweist, der aus Silizium/Germanium aufgebaut ist. Halbleiterbauelement nach Anspruch 1, das ferner ein erstes Draingebiet und ein Sourcegebiet aufweist, die benachbart zu dem ersten Kanalgebiet ausgebildet sind, wobei das erste Draingebiet und Sourcegebiet ein erstes verformtes Halbleitermaterial aufweisen, das eine erste Art einer uniaxialen Verformung entlang der Kanallängenrichtung in dem ersten Kanalgebiet hervorruft. Halbleiterbauelement nach Anspruch 3, wobei das erste verformte Halbleitermaterial ein Silizium/Germanium-Material aufweist. Halbleiterbauelement nach Anspruch 3, wobei das erste verformte Halbleitermaterial ein verformtes Silizium/Kohlenstoffmaterial aufweist. Halbleiterbauelement nach Anspruch 3, das ferner eine zweite Gateelektrode aufweist, die über einem zweiten Kanalgebiet ausgebildet ist, das die Kanallängenrichtung und die Kanalbreitenrichtung aufweist, wobei die zweite Gateelektrode die gleiche Art an biaxialer Verspannung wie die erste Gateelektrode aufweist, und wobei das Bauteil ferner ein zweites Draingebiet und Sourcegebiet aufweist, die benachbart zu dem zweiten Kanalgebiet angeordnet sind, und wobei das zweite Draingebiet und Sourcegebiet das erste verformte Halbleitermaterial nicht aufweisen. Halbleiterbauelement nach Anspruch 6, wobei das zweite Draingebiet und Sourcegebiet ein zweites verformtes Halbleitermaterial aufweisen, das eine uniaxiale Verformung einer zweiten Art entlang der Kanallängenrichtung in dem zweiten Kanalgebiet hervorruft, wobei die erste Art der uniaxialen Verformung sich von der zweiten Art der uniaxialen Verformung unterscheidet. Halbleiterbauelement nach Anspruch 6, das ferner eine erste verspannte dielektrische Schicht aufweist, die über dem ersten Draingebiet und Sourcegebiet ausgebildet ist, und eine zweite verspannte dielektrische Schicht aufweist, die über dem zweiten Draingebiet und Sourcegebiet ausgebildet ist. Halbleiterbauelement nach Anspruch 6, wobei die erste Gateelektrode und das erste Draingebiet und das erste Sourcegebiet Komponenten eines p-Kanaltransistors sind und wobei die zweite Gateelektrode und das zweite Draingebiet und das zweite Sourcegebiet Komponenten eines n-Kanaltransistors sind. Verfahren mit:

Bilden einer ersten Vertiefung in einer Gateelektrode eines ersten Transistors; und

Füllen zumindest eines Bereichs einer ersten Vertiefung mit einem leitenden Material mit einer biaxialen Zugverspannung, um damit eine biaxiale Verformung in einem Kanalgebiet des ersten Transistors hervorzurufen.
Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer zweiten Vertiefung in Drain- und Sourcegebieten des ersten Transistors und Füllen der zweiten Vertiefung mit einem ersten Halbleitermaterial. Verfahren nach Anspruch 11, wobei die erste und die zweite Vertiefung in einer gemeinsamen Prozesssequenz hergestellt und gefüllt werden. Verfahren nach Anspruch 10, wobei die Gateelektrode Silizium aufweist und wobei das leitende Material Silizium/Germanium aufweist. Verfahren nach Anspruch 11, das ferner umfasst: Bilden der ersten Vertiefung in einer Gateelektrode eines zweiten Transistors und Maskieren von Drain- und Sourcegebieten des zweiten Transistors, wenn die zweite Vertiefung in den Drain- und Sourcegebieten des ersten Transistors hergestellt wird. Verfahren nach Anspruch 11, das ferner umfasst: Bilden der ersten Vertiefung in einer Gateelektrode eines zweiten Transistors und Bilden eines zweiten verformten Halbleitermaterials, das unterschiedlich ist zu dem ersten verformten Halbleitermaterial, in Drain- und Sourcegebieten des zweiten Transistors. Verfahren nach Anspruch 15, wobei das zweite verformte Halbleitermaterial durch selektives Aufwachsen oder eine Ionenimplantation gebildet wird. Verfahren mit:

Bilden einer ersten Vertiefung in einer Gateelektrode und einer zweiten Vertiefung in einem Drain- und Sourcegebiet eines ersten Transistors in einem gemeinsamen Prozess; und

Bilden eines Silizium/Germanium-Materials in der ersten und der zweiten Vertiefung durch einen selektiven epitaktischen Wachstumsprozess.
Verfahren nach Anspruch 17, das ferner umfasst: Bilden der ersten Vertiefung in einer Gateelektrode eines zweiten Transistors, während ein Draingebiet und ein Sourcegebiet des zweiten Transistors maskiert sind. Verfahren nach Anspruch 18, wobei Bilden der ersten Vertiefung in dem ersten und dem zweiten Transistor umfasst: Bilden einer Maskenschicht über dem ersten und dem zweiten Transistor, Freilegen einer oberen Fläche der Gateelektrode des ersten und des zweiten Transistors und selektives Entfernen der Maskenschicht von dem ersten Transistor. Verfahren nach Anspruch 19, das ferner umfasst: Bilden eines zweiten verformten Halbleitermaterials in dem Draingebiet und dem Sourcegebiet des zweiten Transistors.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com