HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren, das effektiv
für eine Halbleitervorrichtung geeignet ist, die in einer Konfiguration einer
mehrstufigen Verstärkerschaltung gestaltet ist.
Eine als Hochfrequenz-Leistungsverstärker (oder Hochfrequenz-Leistungsmodul)
bekannte Halbleitervorrichtung ist in eine tragbare Kommunikationseinrichtung wie
zum Beispiel ein tragbares Telefon oder ein Autotelefon des PDC-Systems (Personal
Digital Cellular) oder ein tragbares Telefon des PHS-Systems (Personal Handyphone
System) eingebaut. Dieser Hochfrequenz-Leistungsverstärker weist die Konfiguration
einer mehrstufigen Verstärkerschaltung auf, in der mehrere Verstärkungseinrichtungen
elektrisch miteinander verbunden sind, um eine mehrstufige Struktur zu bilden.
Der Hochfrequenz-Leistungsverstärker wird durch Montieren eines
Halbleiterchips auf der Hauptoberfläche eines Leitungssubstrats erhalten. Der
Halbleiterchip weist eine Verstärkungseinrichtung auf, die auf seiner Hauptoberfläche
ausgebildet ist. Auf der Hauptoberfläche des Halbleiterchips ausgebildete Elektroden
sind mittels leitfähiger Drähte elektrisch mit Elektroden verbunden, die
auf der Hauptoberfläche des Leitungssubstrats ausgebildet sind. Die Verstärkungseinrichtung
weist eine Konfiguration auf, in der im Allgemeinen mehrere Feldeffekttransistoren
elektrisch miteinander verbunden sind, um eine Parallelschaltung zu bilden. Ein
Gate-Anschluss (der als Eingangseinheit dient) der Verstärkungseinrichtung
ist elektrisch mit einer chipseitigen Eingangselektrode verbunden, die auf der Hauptoberfläche
des Halbleiterchips ausgebildet ist. Andererseits ist ein Drain-Anschluss (der als
Ausgangseinheit dient) der Verstärkungseinrichtung elektrisch mit einer chipseitigen
Ausgangselektrode verbunden, die auf der Hauptoberfläche des Halbleiterchips
ausgebildet ist. Die chipseitige Eingangselektrode ist an einem Ort auf einer bestimmten
Seite des Halbleiterchips angeordnet, während die chipseitige Ausgangselektrode
an einem Ort auf der anderen Seite des Halbleiterchips angeordnet ist, die der betreffenden
Seite gegenüberliegt. Ein Source-Anschluss der Verstärkungseinrichtung
ist elektrisch mit einer rückseitigen Elektrode verbunden, die auf der Rückseite
eines anderen Halbleiterchips ausgebildet ist, der der Hauptoberfläche gegenüberliegt.
Die rückseitige Elektrode weist ein festes elektrisches Bezugspotenzial auf.
Die chipseitige Eingangselektrode ist mittels einer Eingangsleitung elektrisch mit
einer substratseitigen Eingangselektrode verbunden, die auf der Hauptoberfläche
des Leitungssubstrats ausgebildet ist. Die substratseitige Eingangselektrode ist
an einem der betreffenden Seite des vorstehend genannten Halbleiterchips zugewandten
Ort angeordnet. Die chipseitige Ausgangselektrode ist mittels einer Ausgangsleitung
elektrisch mit einer substratseitigen Ausgangselektrode verbunden, die auf der Hauptoberfläche
des Leitungssubstrats ausgebildet ist. Die substratseitige Ausgangselektrode ist
an einem der anderen Seite des vorstehend genannten Halbleiterchips zugewandten
Ort angeordnet.
Um die Größe und die Kosten des Hochfrequenz-Leistungsverstärkers
zu verringern, ist im Übrigen versucht worden, mehrere Verstärkungseinrichtungen
auf einem Halbleiterchip zu bilden. Im Falle von zwei Verstärkungseinrichtungen
auf einem Halbleiterchip ist zum Beispiel die Verstärkungseinrichtung an der
vorderen Stufe in einer Richtung angeordnet, die der Richtung entgegengesetzt ist,
in der die Verstärkungseinrichtung an der hinteren Stufe angeordnet ist, so
dass der Eingang und der Ausgang der Verstärkungseinrichtung an der vorderen
Stufe an Orten nahe bei dem Ausgang bzw. dem Eingang der Verstärkungseinrichtung
an der hinteren Stufe liegen. Als Folge liegen die Eingangs- und Ausgangsleitungen
an der vorderen Stufe und die Ausgangs- und Eingangsleitungen an der hinteren Stufe
nahe beieinander. Folglich entsteht ein Problem der Verschlechterung der Hochfrequenzcharakteristik
aufgrund des gegenseitigen Induktionseffekts zwischen den Eingangs- und Ausgangsleitungen.
Insbesondere der gegenseitige Induktionseffekt zwischen der Eingangsleitung der
vorderen Stufe und der Ausgangsleitung der hinteren Stufe ist ein schwerwiegendes
Problem, da der Unterschied zwischen der durch die Eingangsleitung fließenden
Leistung und der durch die Ausgangsleitung fließenden Leistung groß ist.
Ein Verfahren zur Verhinderung einer Verschlechterung der Hochfrequenzcharakteristik
aufgrund des gegenseitigen Induktionseffekts zwischen Leitungen ist zum Beispiel
in der japanischen Patent-Offenlegungsschrift Hei
9-260412 (1997) beschrieben. Nach diesem Verfahren wird eine chipseitige
Bond-Elektrode zwischen der chipseitigen Eingangselektrode und der chipseitigen
Ausgangselektrode gebildet, während zwischen der substratseitigen Eingangselektrode
und der substratseitigen Ausgangselektrode eine substratseitige Bond-Elektrode gebildet
wird. Die chipseitige Bond-Elektrode ist elektrisch mit der substratseitigen Bond-Elektrode
verbunden, und durch Festlegen der chipseitigen Bond-Elektrode und der substratseitigen
Bond-Elektrode auf ein elektrisches Referenzpotenzial kann eine Verschlechterung
der Hochfrequenzcharakteristik aufgrund des gegenseitigen Induktionseffekts zwischen
den Eingangs- und Ausgangsleitungen verhindert werden.
Darüber hinaus ist das Hochfrequenz-Leistungsverstärkermodul
mit Transistoren ein wichtiges Bauteil eines tragbaren Telefons in einem mobilen
Kommunikationssystem wie zum Beispiel dem PDC-System (Personal Digital Cellular)
und dem GSM-System (Global System for Mobile communication). Die Nachfrage nach
derartigen tragbaren Telefonen ist in den vergangenen Jahren enorm gewachsen. Die
Spezifikationen für einen solchen Hochfrequenz-Leistungsverstärker umfassen
kompakte Abmessungen und niedrige Kosten zusätzlich zu einer guten Hochfrequenzcharakteristik
für Anwendungen in Mobilkommunikationssystemen.
Ein Verfahren zur Reaktion auf diese Nachfrage ist in der
japanischen Patent-Offenlegungsschrift 2755250
beschrieben. Durch Anordnen von zwei Transistoren, das heißt einen Transistor
2000 für die erste Stufe und einen Transistor 3000 für
die zweite Stufe, an nahe beieinander liegenden Orten auf einem Halbleiterchip
1000, wie in 21 in einer Aufsicht und in
22 in einer Seitenansicht gezeigt, können die
Größe und die Kosten verringert werden. Eine Bond-Eingangselektrode
2000b des Transistors 2000 für die erste Stufe ist über
einen Eingangs-Bonddraht 9000d elektrisch mit einer Bond-Elektrode
7000d eines Leitungssubstrats 6000 verbunden. Ein Bond-Ausgangselektrode
3000c des Transistors 3000 für die zweite Stufe ist über
einen Ausgangs-Bonddraht 9000a elektrisch mit einer Bond-Elektrode
7000a des Leitungssubstrats 6000 verbunden. Eine Bond-Elektrode
10000a auf dem Halbleiterchip 1000 ist über einen Abschirm-Bonddraht
13000a elektrisch mit einer Bond-Elektrode 12000a des Leitungssubstrats
6000 verbunden. Der Abschirm-Bonddraht 13000a ist zwischen dem
Eingangs-Bonddraht 9000d und dem Ausgangs-Bonddraht 9000a vorgesehen.
Die Bond-Elektrode 10000a und die Bond-Elektrode 12000a an den
Enden des Abschirm-Bonddrahts 13000a sind über durch den Halbleiterchip
1000 und das Leitungssubstrat gebohrte Löcher hochfrequenzmäßig
mit Masse verbunden. Die Durchgangslöcher selbst sind in der Abbildung nicht
gezeigt. Durch Vorsehen eines Abschirm-Bonddrahts 13000a kann der Umfang
der Kopplung durch gegenseitige Induktion zwischen dem Eingangs-Bonddraht
9000d und dem Ausgangs-Bonddraht 9000a verringert werden, wodurch
das Ausmaß der Verschlechterung der Isolierung zwischen dem Hochfrequenzeingang
und den Ausgangsanschlüssen verringert werden kann. Als Folge verbessert sich
die Hochfrequenzcharakteristik.
Das Problem der Kopplung durch gegenseitige Induktion zwischen dem
Eingangs-Bonddraht 9000d und dem Ausgangs-Bonddraht 9000a entsteht
durch die Anordnung des Eingangs des Transistors 2000 für die erste
Stufe in der Nähe des Ausgangs des Transistors 3000 für die zweite
Stufe und die Anordnung des Ausgangs des Transistors 2000 für die
erste Stufe in der Nähe des Eingangs des Transistors 3000 für
die zweite Stufe, was dadurch bedingt ist, dass der Transistor 2000 für
die erste Stufe und der Transistor 3000 für die zweite Stufe in entgegengesetzten
Richtungen zueinander angeordnet sind. Insbesondere der gegenseitige Induktionseffekt
zwischen dem Eingangs-Bonddraht 9000d des Transistors 2000 für
die erste Stufe und dem Ausgangs-Bonddraht 9000a des Transistors
3000 für die zweite Stufe ist ein schwerwiegendes Problem. Dies liegt
daran, dass die von dem Transistor 3000 für die zweite Stufe ausgegebene
Hochfrequenzleistung um 20 bis 30 dB (bzw. das 100- bis 1.000fache) höher ist
als die in den Transistor 2000 für die erste Stufe eingegebene Hochfrequenzleistung,
wodurch eine positive Rückkopplung vom Ausgang zum Eingang entsteht. Obwohl
der Ausgangs-Bonddraht 9000c des Transistors 2000 für die
erste Stufe und der Eingangs-Bonddraht 9000b des Transistors
3000 für die zweite Stufe ebenfalls nahe beieinander angeordnet sind,
tritt das Problem der Verschlechterung der Hochfrequenzcharakteristik aufgrund des
gegenseitigen Induktionseffekts nicht auf, weil das Verhältnis der durch den
Eingangs-Bonddraht 9000b fließenden Hochfrequenzleistung zu der durch
den Ausgangs-Bonddraht 9000c fließenden Hochfrequenzleistung nicht
mehr als 0 dB (einfach) beträgt.
In 21 und 22
bezeichnen die Bezugszeichen 2000a und 3000a die Hauptkörper
des Transistors 2000 für die erste Stufe bzw. des Transistors
3000 für die zweite Stufe. Die Bezugszeichen 2000d und
3000d bezeichnen die Source-Elektroden des Transistors 2000 für
die erste Stufe bzw. des Transistors 3000 für die zweite Stufe. Das
Bezugszeichen 2000c bezeichnet die Bond-Ausgangselektrode des Transistors
2000 für die erste Stufe, und das Bezugszeichen 3000b bezeichnet
die Bond-Eingangselektrode des Transistors 3000 für die zweite Stufe.
Das Bezugszeichen 4000 bezeichnet eine Masseelektrode, während die
Bezugszeichen 7000b und 7000c jeweils eine Bond-Elektrode des
Leitungssubstrats 6000 bezeichnen. Die Bezugszeichen 8000a bis
8000d bezeichnen jeweils eine Anschlusselektrode, und das Bezugszeichen
104 bezeichnet eine Ausnehmung.
ZUSAMMENFASSUNG DER ERFINDUNG
Als Ergebnis einer Untersuchung des vorstehend beschriebenen Verfahrens
haben die Erfinder der vorliegenden Erfindung die folgenden Probleme identifiziert.
Die substratseitige Bond-Elektrode wird zwischen der substratseitigen
Eingangselektrode und der substratseitigen Ausgangselektrode angeordnet. Das heißt,
die substratseitige Eingangselektrode, die substratseitige Bond-Elektrode und die
substratseitige Ausgangselektrode sind entlang einer geraden Linie
neben einer Seite des Halbleiterchips angeordnet.
Im Allgemeinen wird die substratseitige Elektrode durch Anwendung
eines Siebdruckverfahrens gebildet. Daher ist die von der substratseitigen Elektrode
belegte Fläche größer als die chipseitige Elektrode, die durch Anwendung
eines fotolithographischen Verfahrens gebildet wird. Darüber hinaus wird ein
Durchkontaktierdraht direkt unter der substratseitigen Elektrode gebildet, um den
Ausbreitungsweg kurz zu machen. Weil die Fläche des Durchkontaktierdrahts in
der ebenen Richtung (das heißt die externe Größe) um ein gewisses
Maß vergrößert werden muss, um einen niedrigen Widerstand zu erhalten,
wird die von der substratseitigen Elektrode belegte Fläche größer.
Daher wird, wenn die substratseitige Eingangselektrode, die substratseitige Bond-Elektrode
und die substratseitige Ausgangselektrode entlang einer geraden Linie neben einer
Seite des Halbleiterchips angeordnet werden, die Anordnung dieser Elektroden lang.
Als Ergebnis liegen sich die chipseitige Eingangselektrode und die substratseitige
Eingangselektrode nicht mehr gegenüber, und gleichzeitig liegen sich auch die
chipseitige Ausgangselektrode und die substratseitige Ausgangselektrode nicht mehr
gegenüber. Aus diesem Grund werden die Eingangs- und Ausgangsleitungen länger.
Wenn die Eingangs- und Ausgangsleitungen länger werden, nimmt die Induktivität
zu, wodurch sich die Hochfrequenzcharakteristik verschlechtert. Als Folge muss die
Lücke zwischen der Verstärkungseinrichtung an der vorderen Stufe und der
Verstärkungseinrichtung an der hinteren Stufe vergrößert werden,
um die Eingangs- und Ausgangsleitungen kürzer zu machen. In diesem Fall nimmt
jedoch die von dem Halbleiterchip belegte Fläche zu, was ein Hindernis für
die Miniaturisierung des Hochfrequenz-Leistungsverstärkers darstellt.
Eine Wirkung des Abschirm-Bonddrahts 13000a nach dem vorstehend
beschriebenen herkömmlichen Verfahren wird anhand von 15
erläutert. 15 zeigt die berechneten Werte für
einen Kopplungskoeffizienten (oder die gegenseitige Induktion in nH) zwischen parallelen
Eingangs- und Ausgangs-Bonddrähten eines Verstärkers. Die beiden Bonddrähte
weisen eine Länge von jeweils 1 mm (was der Realität sehr nahekommt) und
Bondbereiche auf, die um einen Abstand d voneinander getrennt sind. Eine gestrichelte
Linie für einen Kopplungskoeffizienten von 0,12 zeigt, dass der Verstärker
bei einem Kopplungskoeffizienten von 0,12 oder darunter in einem stabilen Zustand
arbeitet. Der Wert 0,12 ist aus 16 abzulesen, die eine
Beziehung zwischen dem Kopplungskoeffizienten und dem Stabilitätskoeffizienten
des Verstärkers zeigt. Bei einem Stabilitätskoeffizienten von mindestens
1 arbeitet der Verstärker in einem stabilen Zustand. Der vorstehend angegebene
Bondabstand d ist definiert als der Abstand zwischen den Mittelpunkten der Bondbereiche
der zwei Bonddrähte, die am nächsten beieinander liegen.
15 zeigt, dass das herkömmliche Verfahren mit
Ergreifung einer Gegenmaßnahme durch Vorsehen von Abschirm-Bonddrähten
in niedrigen Kopplungskoeffizienten resultiert, im Vergleich zu einem Fall ohne
Abschirm-Bonddrähte (in der Abbildung mit „keine Gegenmaßnahme"
bezeichnet), und daher eine verbesserte Hochfrequenzcharakteristik aufweist. Bei
Kopplungskoeffizienten nicht über 0,12 erlaubt die Gegenmaßnahme darüber
hinaus einen größeren Bereich für den Abstand d zwischen den Bondbereichen,
wodurch der Design-Freiheitsgrad erhöht wird. Außerdem kann der Abstand
d zwischen den Bondbereichen auf 0,55 mm verringert werden, wodurch die Chipfläche
verkleinert werden kann. Als Ergebnis kann das Modul mit kompakten Abmessungen ausgeführt
werden, und die Kosten können gesenkt werden.
Weil die Induktivität eines Durchgangslochs in Reihe zu jedem
Ende des Abschirm-Bonddrahts 13000a hinzuaddiert wird, kann jedoch in der
Praxis mit dem herkömmlichen Verfahren keine ausreichende Verbesserung der
Hochfrequenzcharakteristik erzielt werden.
Daher ist ein Ziel der vorliegenden Erfindung die Bereitstellung eines
Verfahrens, das geeignet ist, eine Halbleitervorrichtung mit kleinen Abmessungen
zu liefern. Dieses Ziel wird durch Halbleitervorrichtungen nach den Ansprüchen
1 und 4 erreicht. Die abhängigen Ansprüche beziehen sich auf bevorzugte
Ausführungsformen der Erfindung.
Ausführungsformen der vorliegenden Erfindung stellen ein Hochfrequenz-Leistungsverstärkermodul
bereit, das in der Lage ist, die Hochfrequenzcharakteristik desselben weiter zu
verbessern.
Die vorliegende Erfindung sowie weitere Ziele und neuartige Merkmale
derselben werden aus der vorliegenden Beschreibung und den zugehörigen Zeichnungen
besser ersichtlich.
Die Grundzüge einer repräsentativen Ausführungsform
der in dieser Offenlegungsschrift beschriebenen Erfindung sind nachstehend kurz
angegeben.
Eine Halbleitervorrichtung nach einer Ausführungsform umfasst
einen Halbleiterchip mit rechteckiger Oberfläche, ein Leitungssubstrat, dessen
Hauptoberfläche zur Befestigung des Halbleiterchips verwendet wird, eine erste
Elektrode, die auf einer ersten Fläche der Hauptoberfläche des Halbleiterchips
ausgebildet ist und an einem Ort in der Nähe einer Seite des Halbleiterchips
angeordnet ist, eine erste Verstärkungseinrichtung, die auf
der ersten Fläche der Hauptoberfläche des Halbleiterchips ausgebildet
und mit einer elektrisch mit der ersten Elektrode verbundenen Eingangseinheit versehen
ist, eine zweite Elektrode, die auf einer zweiten Fläche der Hauptoberfläche
des Halbleiterchips ausgebildet und an einem Ort in der Nähe der Seite des
Halbleiterchips angeordnet ist, eine zweite Verstärkungseinrichtung, die auf
der zweiten Fläche der Hauptoberfläche des Halbleiterchips ausgebildet
und mit einer elektrisch mit der zweiten Elektrode verbundenen Ausgangseinheit versehen
ist, eine dritte Elektrode, die auf einer dritten Fläche zwischen der ersten
und der zweiten Fläche der Hauptoberfläche des Halbleiterchips ausgebildet
ist, eine vierte Elektrode, die auf der Hauptoberfläche des Leitungssubstrats
der Seite des Halbleiterchips zugewandt ausgebildet und mittels einer ersten Leitung
elektrisch mit der ersten Elektrode verbunden ist, eine fünfte Elektrode, die
auf der Hauptoberfläche des Leitungssubstrats der Seite des Halbleiterchips
zugewandt ausgebildet und mittels einer zweiten Leitung elektrisch mit der zweiten
Elektrode verbunden ist, und eine sechste Elektrode, die auf der Hauptoberfläche
des Leitungssubstrats der Seite des Halbleiterchips zugewandt ausgebildet und mittels
einer dritten Leitung, deren elektrisches Potenzial fest auf einen Bezugspegel eingestellt
ist, elektrisch mit der dritten Elektrode verbunden ist,
wobei
die sechste Elektrode an einem Ort weiter von der Seite des Halbleiterchips entfernt
als die fünfte Elektrode angeordnet ist und
die vierte Elektrode in einem Abstand von der Seite des Halbleiterchips, der etwa
gleich dem Abstand der fünften Elektrode von der Seite des Halbleiterchips
ist, oder an einem Ort weiter von der Seite des Halbleiterchips entfernt als die
sechste Elektrode angeordnet ist.
Weil die Lücke zwischen der vierten und der fünften Elektrode
in dem vorstehend beschriebenen Halbleiterchip um einen Betrag verkleinert werden
kann, der der Größe einer von der sechsten Elektrode beanspruchten Fläche
entspricht, kann auch die Lücke zwischen der ersten und der zweiten Fläche
verkleinert werden. Als Ergebnis kann, weil die von dem Halbleiterchip beanspruchte
Fläche verkleinert werden kann, auch der Halbleiterchip mit kleineren Abmessungen
hergestellt werden.
Darüber hinaus ist eine Ausführungsform ein Hochfrequenz-Leistungsverstärkermodul
mit einem Halbleiterchip auf einem Leitungssubstrat, dessen Basis aus einem dielektrischen
Material hergestellt ist. Das Hochfrequenz-Leistungsverstärkermodul weist eine
Konfiguration auf, bei der Verstärkungstransistoren für zwei oder mehr
Stufen, eine Bond-Eingangselektrode zur Eingabe einer Hochfrequenzleistung für
die Verstärkungstransistoren und eine Bond-Ausgangselektrode zur Ausgabe einer
Hochfrequenzleistung von den Verstärkungstransistoren auf dem Halbleiterchip
vorgesehen sind, der Winkel, der von einer ersten Hilfslinie, die die Bondbereiche
an den beiden Enden eines Eingangs-Bonddrahts, der die Bond-Eingangselektrode für
einen bestimmten Verstärkungstransistor mit dem Leitungssubstrat verbindet,
miteinander verbindet, und einer zweiten Hilfslinie gebildet wird, die die Bondbereiche
(deren Mitten) an den beiden Enden eines Ausgangs-Bonddrahts, der die Bond-Ausgangselektrode
für einen anderen Verstärkungstransistor an der dem bestimmten Verstärkungstransistor
folgenden Stufe mit dem Leitungssubstrat verbindet, miteinander verbindet, im Bereich
von 72 Grad bis 180 Grad liegt und die Lücke zwischen den Bondbereichen der
Bond-Eingangselektrode und der Bond-Ausgangselektrode mindestens 0,3 mm, jedoch
weniger als 0,8 mm beträgt.
Trotz der Bedingung, dass die Lücke zwischen den Bondbereichen
der Bond-Eingangselektrode und der Bond-Ausgangselektrode mindestens 0,3 mm, jedoch
weniger als 0,8 mm beträgt, liefert das Hochfrequenz-Leistungsverstärkermodul
einen Stabilitätskoeffizienten von mindestens 1 zwischen den zwei Verstärkungstransistoren.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt eine perspektivische Ansicht des äußeren
Aufbaus eines Hochfrequenz-Leistungsverstärkers zum besseren Verständnis
der vorliegenden Erfindung.
2 zeigt ein Äquivalenzschaltbild des Hochfrequenz-Leistungsverstärkers.
3 zeigt eine Aufsicht der wichtigsten Teile eines Leitungssubstrats
entsprechend dem mit der gestrichelten Linie in 2 umschlossenen
Abschnitt.
4 zeigt eine perspektivische Ansicht der wichtigsten
Teile in 3.
5 zeigt eine vergrößerte perspektivische
Ansicht der wichtigsten Teile in 3.
6 zeigt einen Querschnitt der wichtigsten Teile in
einem Transistorbildungsbereich eines Halbleiterchips in dem Hochfrequenz-Leistungsverstärker.
7 zeigt einen Querschnitt der wichtigsten Teile in
einer Isolationsfläche des Halbleiterchips.
8 zeigt eine Aufsicht der wichtigsten Teile eines Leitungssubstrats
eines weiteren Hochfrequenz-Leistungsverstärkers zum besseren Verständnis
der vorliegenden Erfindung.
9 zeigt eine Aufsicht der wichtigsten Teile eines Leitungssubstrats
eines weiteren Hochfrequenz-Leistungsverstärkers zum besseren Verständnis
der vorliegenden Erfindung.
10 zeigt eine Aufsicht der wichtigsten Teile eines
Leitungssubstrats eines Hochfrequenz-Leistungsverstärkers nach einer ersten
Ausführungsform der vorliegenden Erfindung.
11 zeigt eine Aufsicht der wichtigsten Teile eines
zweistufigen Leistungsverstärkermoduls nach einer zweiten Ausführungsform
der vorliegenden Erfindung.
12 zeigt ein Äquivalenzschaltbild des zweistufigen
Leistungsverstärkermoduls nach der zweiten Ausführungsform der vorliegenden
Erfindung.
13 zeigt eine Aufsicht der externen Konfiguration des
zweistufigen Leistungsverstärkermoduls nach der zweiten Ausführungsform
der vorliegenden Erfindung.
14 zeigt eine perspektivische Ansicht der wichtigsten
Teile des zweistufigen Leistungsverstärkermoduls nach der zweiten Ausführungsform
der vorliegenden Erfindung.
15 zeigt ein Diagramm mit den Kurven für die Beziehung
zwischen einem Kopplungskoeffizienten zwischen den Eingangs- und Ausgangsleitungen
und der Lücke zwischen den Bondbereichen für die vorliegende Erfindung
und das herkömmliche Verfahren.
16 zeigt ein Diagramm mit der Kurve für die Beziehung
zwischen dem Kopplungskoeffizienten zwischen den Eingangs- und Ausgangsleitungen
und dem Stabilitätskoeffizienten, die als Ergebnis einer von den Erfindern
der vorliegenden Erfindung durchgeführten Untersuchung erhalten wurde.
17 zeigt ein Diagramm mit der Kurve für die Beziehung
zwischen dem Kopplungskoeffizienten zwischen den Eingangs- und Ausgangsleitungen
und dem Chip-Designwinkel, die als Ergebnis einer von den Erfindern der vorliegenden
Erfindung durchgeführten Untersuchung erhalten wurde.
18 zeigt eine Aufsicht der wichtigsten Teile eines
dreistufigen Leistungsverstärkermoduls nach einer dritten Ausführungsform
der vorliegenden Erfindung.
19 zeigt eine Aufsicht der wichtigsten Teile eines
dreistufigen Leistungsverstärkermoduls nach einer vierten Ausführungsform
der vorliegenden Erfindung.
20 zeigt eine Aufsicht der wichtigsten Teile eines
zweistufigen Leistungsverstärkermoduls nach einer fünften Ausführungsform
der vorliegenden Erfindung.
21 zeigt eine Aufsicht des herkömmlichen zweistufigen
Leistungsverstärkermoduls.
22 zeigt eine perspektivische Ansicht des herkömmlichen
zweistufigen Leistungsverstärkermoduls.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Die Konfiguration nach der vorliegenden Erfindung wird nachstehend
anhand von Beispielen zum Verständnis der Erfindung und Ausführungsformen
unter Anwendung der vorliegenden Erfindung auf einen Hochfrequenz-Leistungsverstärker
(Hochfrequenz-Leistungsmodul) beschrieben, der in eine tragbare Kommunikationseinrichtung
wie zum Beispiel ein Autotelefon oder ein tragbares Telefon eingebaut ist.
Erstes Beispiel
1 zeigt eine perspektivische Ansicht des äußeren
Aufbaus eines Hochfrequenz-Leistungsverstärkers nach einer ersten Ausführungsform
zum besseren Verständnis der vorliegenden Erfindung. 2
zeigt ein Äquivalenzschaltbild des Hochfrequenz-Leistungsverstärkers.
3 zeigt eine Aufsicht der wichtigsten Teile eines Leitungssubstrats
entsprechend dem mit der gestrichelten Linie in 2 umschlossenen
Abschnitt. 4 zeigt eine perspektivische Ansicht der
wichtigsten Teile in 3. 5
zeigt eine vergrößerte perspektivische Ansicht der wichtigsten Teile in
3. 6 zeigt einen Querschnitt
der wichtigsten Teile in einem Transistorbildungsbereich eines Halbleiterchips in
dem Hochfrequenz-Leistungsverstärker. 7 zeigt
einen Querschnitt der wichtigsten Teile in einer Isolationsfläche des Halbleiterchips.
Wie in 1 gezeigt, ist bei dem Hochfrequenz-Leistungsverstärker
nach dem Beispiel eine Kappe 8 auf einer Hauptoberfläche eines ebenen
Leitungssubstrats 1 angeordnet, um von außen gesehen eine flache räumliche
Struktur zu erhalten. Das Leitungssubstrat 1 ist aus einem Keramiksubstrat
mit einer mehrlagigen Verdrahtungsstruktur hergestellt, dessen Oberfläche in
quadratischer Form (im Falle dieses Beispiels tatsächlich in rechteckiger Form)
ausgebildet ist. Andererseits ist die Oberfläche der Kappe 8 aus einem
leitfähigen metallischen Material hergestellt, dessen Oberfläche in quadratischer
Form (im Falle dieses Beispiels tatsächlich in rechteckiger
Form) ausgebildet ist. Die Kappe 8 weist ein festes elektrisches Bezugspotenzial
von typischerweise 0 [V] auf, um einen Abschirmungseffekt zu erzielen.
Wie in 2 gezeigt, ist der Hochfrequenz-Leistungsverstärker
in Form einer mehrstufigen Verstärkungsschaltung aufgebaut. Die mehrstufige
Verstärkungsschaltung umfasst hauptsächlich kapazitive Elemente C1 bis
C11, Widerstandselemente R1 bis R4, Mikrostreifenleitungen STL1 bis STL3 und Verstärkungsstufen
PW1 bis PW3.
Die Verstärkungseinrichtungen PW1, PW2 und PW3 weisen jeweils
mehrere Feldeffekttransistoren auf, die elektrisch miteinander verbunden sind, um
eine Parallelschaltung zu bilden. Die Verstärkungseinrichtung PW1 ist mit einer
Gesamtlänge ihres Gates von etwa 4.000 &mgr;m ausgebildet, und die Verstärkungseinrichtung
PW2 ist mit einer Gesamtlänge ihres Gates von etwa 3.200 &mgr;m ausgebildet.
Die Verstärkungseinrichtung PW3 ist mit einer Gesamtlänge ihres Gates
von etwa 8.000 &mgr;m ausgebildet.
Der Gate-Anschluss (der als Eingangseinheit dient) der Verstärkungseinrichtung
PW1 ist elektrisch mit einem externen Eingangsanschluss Pin verbunden,
an den eine Hochfrequenzleistung von typischerweise 1 [mW] angelegt wird. Andererseits
ist der Drain-Anschluss (der als Ausgangseinheit dient) der Verstärkungseinrichtung
PW1 elektrisch mit dem Gate-Anschluss (der als Eingangseinheit dient) der Verstärkungseinrichtung
PW2, die an einer der Verstärkungseinrichtung PW1 folgenden Stufe vorgesehen
ist, und einem Ende der Mikrostreifenleitung STL1 verbunden. Außerdem ist der
Drain-Anschluss (der als Ausgangseinheit dient) der Verstärkungseinrichtung
PW2 elektrisch mit dem Gate-Anschluss (der als Eingangseinheit dient) der Verstärkungseinrichtung
PW3, die an einer der Verstärkungseinrichtung PW2 folgenden Stufe vorgesehen
ist, und einem Ende der Mikrostreifenleitung STL2 verbunden. Der Drain-Anschluss
(der als Ausgangseinheit dient) der Verstärkungseinrichtung PW3 ist elektrisch
mit einem externen Ausgangsanschluss Pout und einem Ende der Mikrostreifenleitung
STL3 verbunden.
Der Source-Anschluss jeder der Verstärkungseinrichtungen PW1,
PW2 und PW3 ist elektrisch mit einem externen Anschluss mit Bezugspotenzial verbunden,
der auf ein festes elektrisches Bezugspotenzial von typischerweise 0 [V] eingestellt
ist. Das andere Ende jeder der Mikrostreifenleitungen STL1, STL2 und STL3 ist elektrisch
mit einem externen Anschluss mit Stromversorgungspotenzial VDD verbunden,
an den ein elektrisches Stromversorgungspotenzial von typischerweise 3,5 V angelegt
wird. Es ist zu beachten, dass der Gate-Anschluss jeder der Verstärkungseinrichtungen
PW1, PW2 und PW3 elektrisch mit einem externen Gate-Anschluss VG verbunden
ist. Ein Spannungs- oder APC-Signal (automatische Leistungsregelung) zum Einstellen
der Ausgangsleistung wird an den. externen Gate-Anschluss VG angelegt.
Die Verstärkungseinrichtungen PW1 und PW2 sind auf dem in
3 gezeigten Halbleiterchip 5 ausgebildet.
Andererseits ist die Verstärkungseinrichtung PW3 auf einem anderen Halbleiterchip
als dem Halbleiterchip 5 ausgebildet. Es ist zu beachten, dass dieser andere
Halbleiterchip in keiner der Abbildungen gezeigt ist. Der Halbleiterchip
5 ist in einer Vertiefung 1A auf der Hauptoberfläche des
Leitungssubstrats 1 angebracht, während der andere Halbleiterchip
in einer anderen Vertiefung ebenfalls auf der Hauptoberfläche des Leitungssubstrats
1 angebracht ist. Das heißt die zur Erzeugung der Verstärkungseinrichtungen
PW1, PW2 und PW3 verwendeten Halbleiterchips sind auf der Hauptoberfläche des
Leitungssubstrats 1 befestigt. Der Halbleiterchip 5 und der andere
Halbleiterchip sind jeweils mit einer Oberfläche in quadratischer Form (im
Falle dieses Beispiels tatsächlich in rechteckiger Form) ausgebildet. Es ist
zu beachten, dass keine weitere Beschreibung des anderen zur Erzeugung der Verstärkungseinrichtung
PW3 verwendeten Halbleiterchips gegeben wird.
Wie in 4 gezeigt, ist eine leitfähige
Platte 1B auf dem Boden der Vertiefung 1A zur Aufnahme des Halbleiterchips
5 ausgebildet. Die leitfähige Platte 1B ist über einen
Durchkontaktierdraht 3, der direkt unter der leitfähigen Platte
1B gebildet ist, elektrisch mit einem externen Anschluss 4 mit
Bezugspotenzial verbunden, der auf einer anderen Hauptoberfläche (Rückseite)
des Leitungssubstrats 1 gebildet ist, die der vorstehend genannten Hauptoberfläche
gegenüberliegt. Der externe Anschluss 4 mit Bezugspotenzial ist auf
ein festes elektrisches Potenzial von typischerweise 0 [V] eingestellt. Es ist zu
beachten, dass der externe Eingangsanschluss Pin, der externe Ausgangsanschluss
Pout, der externe Anschluss mit Stromversorgungspotenzial VDD
und der externe Gate-Anschluss VG jeweils auf der Rückseite des
Leitungssubstrats 1 ausgebildet sind.
Wie in 5 gezeigt, ist die Verstärkungseinrichtung
PW1 auf einer ersten Fläche 5A der Hauptoberfläche des Halbleiterchips
5 ausgebildet. Der Gate-Anschluss der Verstärkungseinrichtung PW1
ist auf der ersten Fläche 5A der Hauptoberfläche des Halbleiterchips
5 ausgebildet und elektrisch mit einer chipseitigen Eingangselektrode
6A verbunden, die an einem Ort nahe einer Seite 5X des Halbleiterchips
5 (einer der langen Seiten im Falle dieses Beispiels) angeordnet ist. Andererseits
ist der Drain-Anschluss der Verstärkungseinrichtung PW1 auf der ersten Fläche
5A der Hauptoberfläche des Halbleiterchips 5 ausgebildet
und elektrisch mit einer chipseitige Ausgangselektrode
6D verbunden, die an einem Ort nahe einer der Seite 5X gegenüberliegenden
Seite 5Y des Halbleiterchips 5 angeordnet ist (der anderen langen
Seite im Falle dieses Beispiels).
Die Verstärkungseinrichtung PW2 ist auf einer zweiten Fläche
5B der Hauptoberfläche des Halbleiterchips 5 ausgebildet.
Der Drain-Anschluss der Verstärkungseinrichtung PW2 ist auf der zweiten Fläche
55 der Hauptoberfläche des Halbleiterchips 5 ausgebildet
und elektrisch mit einer chipseitigen Ausgangselektrode 65 verbunden, die
an einem Ort nahe der Seite 5X des Halbleiterchips 5 angeordnet
ist. Andererseits ist der Gate-Anschluss der Verstärkungseinrichtung PW2 auf
der zweiten Fläche 5B der Hauptoberfläche des Halbleiterchips
5 ausgebildet und elektrisch mit einer chipseitigen Eingangselektrode
6E verbunden, die an einem Ort nahe der Seite 5Y des Halbleiterchips
5 angeordnet ist.
Die Source-Anschlüsse der Verstärkungseinrichtungen PW1
und PW2 sind elektrisch mit einer rückseitigen Elektrode verbunden, die auf
einer Hauptrückseite des Halbleiterchips 5 ausgebildet ist, die der
vorstehend angegebenen Hauptoberfläche gegenüberliegt. Die Source-Anschlüsse
der Verstärkungseinrichtungen PW1 und PW2 werden nachstehend ausführlich
beschrieben.
Eine dritte Fläche 5C (die als Isolationsfläche
dient) ist zwischen der ersten Fläche 5A und der zweiten Fläche
5B auf der Hauptoberfläche des Halbleiterchips 5 ausgebildet,
um die erste Fläche 5A und die zweite Fläche 5B elektrisch
voneinander zu trennen. In der dritten Fläche 5C ist eine chipseitige
Bond-Elektrode 6C an einem Ort nahe der Seite 5X des Halbleiterchips
5 ausgebildet, und eine chipseitige Bond-Elektrode 6F ist an einem
Ort nahe der Seite 5Y des Halbleiterchips 5 ausgebildet.
Die chipseitige Eingangselektrode 6A ist mittels einer Eingangsleitung
7A elektrisch mit einer substratseitigen Eingangselektrode 2A
verbunden, die auf der Hauptoberfläche des Leitungssubstrats 1 der
Seite 5X des Halbleiterchips 5 zugewandt ausgebildet ist. Die
substratseitige Eingangselektrode 2A ist mit einem internen Draht und einem
Durchkontaktierdraht 3, der an einem Ort direkt unter der substratseitigen
Eingangselektrode 2A gebohrt ist, elektrisch mit dem externen Eingangsanschluss
Pin verbunden, der auf der Rückseite des Leitungssubstrats
1 ausgebildet ist.
Die chipseitige Ausgangselektrode 6B ist mittels einer Ausgangsleitung
7B elektrisch mit einer substratseitigen Ausgangselektrode 2B
verbunden, die auf der Hauptoberfläche des Leitungssubstrats 1 der
Seite 5X des Halbleiterchips 5 zugewandt ausgebildet ist. Die
substratseitige Ausgangselektrode 2B ist mit einem internen Draht und einem
Durchkontaktierdraht 3, der an einem Ort direkt unter der substratseitigen
Ausgangselektrode 2B gebohrt ist, elektrisch mit einem Substrateingangsanschluss
verbunden, der auf der Hauptoberfläche des Leitungssubstrats 1 der
Seite des anderen Halbleiterchips zugewandt ausgebildet ist, um die Verstärkungseinrichtung
PW3 zu bilden.
Die chipseitige Bond-Elektrode 6C ist mittels einer Leitung
7C elektrisch mit einer substratseitigem Bond-Elektrode 2C verbunden,
die auf der Hauptoberfläche des Leitungssubstrats 1 der Seite
5X des Halbleiterchips 5 zugewandt ausgebildet ist. Die substratseitige
Bond-Elektrode 2C ist mit einem internen Draht und einem Durchkontaktierdraht
3, der an einem Ort direkt unter der substratseitigen Bond-Elektrode
2C gebohrt ist, elektrisch mit dem externen Anschluss 4 mit Bezugspotenzial
verbunden, der auf der Rückseite des Leitungssubstrats 1 ausgebildet
ist. Bei dieser Anordnung ist die Leitung 7C damit auf ein festes elektrisches
Bezugspotenzial eingestellt.
Die chipseitige Ausgangselektrode 6D ist mittels einer Ausgangsleitung
7D elektrisch mit einer substratseitigen Ausgangselektrode 2D
verbunden, die auf der Hauptoberfläche des Leitungssubstrats 1 der
anderen Seite 5Y des Halbleiterchips 5 zugewandt ausgebildet ist.
Ein Durchkontaktierdraht 3 ist an einem Ort direkt unter der substratseitigen
Ausgangselektrode 2D gebohrt.
Die chipseitige Eingangselektrode 6E ist mittels einer Eingangsleitung
7E elektrisch mit einer substratseitigen Eingangselektrode 2E
verbunden, die auf der Hauptoberfläche des Leitungssubstrats 1 der
anderen Seite 5Y des Halbleiterchips 5 zugewandt ausgebildet ist.
Die substratseitige Eingangselektrode 2E ist mit einem internen Draht und
einem Durchkontaktierdraht 3 elektrisch mit der substratseitigen Ausgangselektrode
2D verbunden.
Die chipseitige Bond-Elektrode 6F ist mittels einer Leitung
7F elektrisch mit einer substratseitigen Bond-Elektrode 2F verbunden,
die auf der Hauptoberfläche des Leitungssubstrats 1 der anderen Seite
5Y des Halbleiterchips 5 zugewandt ausgebildet ist. Die substratseitige
Bond-Elektrode 2F ist mit einem internen Draht und einem Durchkontaktierdraht
3, der direkt unter der substratseitigen Bond-Elektrode 2F gebohrt
ist, elektrisch mit dem externen Anschluss 4 mit Bezugspotenzial verbunden,
der auf der Rückseite des Leitungssubstrats 1 ausgebildet ist. Bei
einer solchen Anordnung ist die Leitung 7F damit auf ein festes elektrisches
Bezugspotenzial eingestellt.
Der Abstand zwischen der chipseitigen Ausgangselektrode
6D und der anderen Seite 5Y des Halbleiterchips 5 ist
kürzer als der Abstand zwischen der chipseitigen Eingangselektrode
6A und der Seite 5X des Halbleiterchips 5. Darüber
hinaus ist der Abstand zwischen der chipseitigen Ausgangselektrode
6B und der Seite 5X des Halbleiterchips 5 kürzer
als der Abstand zwischen der chipseitigen Eingangselektrode 6E und der
anderen Seite 5Y des Halbleiterchips 5. Auf diese Weise sind die
Ausgangsleitungen jeweils kurz, um einen niedrigen Ausgangswiderstand zu erhalten.
Eine Source-Elektrode 6S, die elektrisch mit dem Source-Anschluss
der Verstärkungseinrichtung PW1 verbunden ist, ist auf der ersten Fläche
5A der Hauptoberfläche des Halbleiterchips 5 ausgebildet.
Die Source-Elektrode 6S ist an einem Ort näher an der Seite
5X des Halbleiterchips 5 als die chipseitige Eingangselektrode
6A angeordnet. Eine Source-Elektrode 6S, die elektrisch mit dem
Source-Anschluss der Verstärkungseinrichtung PW2 verbunden ist, ist auf der
zweiten Fläche 5B der Hauptoberfläche des Halbleiterchips
5 ausgebildet. Diese Source-Elektroden 6S werden für Prüfungen
mit einer Prüfsonde verwendet.
In dem Hochfrequenz-Leistungsverstärker nach diesem Beispiel
sind die Eingangsleitung 7A und die Ausgangsleitung 7B an Orten
nahe beieinander angeordnet. Die Eingangsleitung 7A ist elektrisch mit
dem Gate-Anschluss (der als Eingangseinheit dient) der Verstärkungseinrichtung
PW1 verbunden, und die Ausgangsleitung 7B ist elektrisch mit dem Drain-Anschluss
(der als Ausgangseinheit dient) der Verstärkungseinrichtung PW2 verbunden.
Daher ist der Unterschied zwischen der durch die Eingangsleitung 7A fließenden
Leistung und der durch die Ausgangsleitung 7B fließenden Leistung
groß. Da die Leitung 7C mit einem festen elektrischen Bezugspotenzial
zwischen der Eingangsleitung 7A und der Ausgangsleitung 73 angeordnet
ist, ist es jedoch möglich, eine Verschlechterung der Hochfrequenzcharakteristik
aufgrund des gegenseitigen Induktionseffekts zwischen der Eingangsleitung
7A und der Ausgangsleitung 7B zu verhindern.
Weiter sind die Ausgangsleitung 7D und die Eingangsleitung
7E an Orten nahe beieinander angeordnet. Die Ausgangsleitung
7D ist elektrisch mit dem Drain-Anschluss (der als Ausgangseinheit dient)
der Verstärkungseinrichtung PW1 verbunden, und die Eingangsleitung
7E ist elektrisch mit dem Gate-Anschluss (der als Eingangseinheit dient)
der Verstärkungseinrichtung PW2 verbunden. Daher ist die Größenordnung
der durch die Ausgangsleitung 7D fließenden Leistung in etwa gleich
der Größenordnung der durch die Eingangsleitung 7E fließenden
Leistung. Als Folge verschlechtert sich die Hochfrequenzcharakteristik aufgrund
der gegenseitigen Induktion zwischen der Ausgangsleitung 7D und der Eingangsleitung
7E nur wenig. Da die Leitung 7F mit einem festen elektrischen
Bezugspotenzial zwischen der Ausgangsleitung 7D und der Eingangsleitung
7E angeordnet ist, ist es außerdem möglich, eine weitere Verschlechterung
der Hochfrequenzcharakteristik aufgrund des gegenseitigen Induktionseffekts zwischen
der Ausgangsleitung 7D und der Eingangsleitung 7E zu verhindern.
Die substratseitige Bond-Elektrode 2C ist an einem Ort weiter
entfernt von der Seite 5X des Halbleiterchips 5 als die substratseitige
Ausgangselektrode 2B angeordnet. Die substratseitige Eingangselektrode
2A ist in etwa demselben Abstand von der Seite 5X des Halbleiterchips
5 wie die substratseitige Ausgangselektrode 23 angeordnet. Daher
ist die substratseitige Bond-Elektrode 2C nicht zwischen der substratseitigen
Eingangselektrode 2A und der substratseitigen Ausgangselektrode
23 angeordnet, sondern an einem Ort weiter entfernt von der Seite
5X des Halbleiterchips 5 als die substratseitige Eingangselektrode
2A und die substratseitige Ausgangselektrode 23. Als Folge kann
die Lücke zwischen der substratseitigen Eingangselektrode 2A und der
substratseitigen Ausgangselektrode 23 um einen Betrag kleiner gemacht werden,
der der Größe der von der substratseitigen Bond-Elektrode 2C
belegten Fläche entspricht. Dementsprechend kann auch die Lücke zwischen
der ersten Fläche 5A und der zweiten Fläche 53 des Halbleiterchips
5 verkleinert werden, wodurch die von dem Halbleiterchip 5 beanspruchte
Fläche verringert werden kann.
Weiter ist die substratseitige Bond-Elektrode 2F an einem
Ort weiter entfernt von der anderen Seite 5Y des Halbleiterchips
5 als die substratseitige Ausgangselektrode 2Dangeordnet. Die
substratseitige Eingangselektrode 2E ist in etwa demselben Abstand von
der anderen Seite 5Y des Halbleiterchips 5 wie die substratseitige
Ausgangselektrode 2D angeordnet. Daher ist die substratseitige Bond-Elektrode
2F nicht zwischen der substratseitigen Eingangselektrode 2E und
der substratseitigen Ausgangselektrode 2D angeordnet, sondern an einem
Ort weiter entfernt von der anderen Seite 5Y des Halbleiterchips
5 als die substratseitige Eingangselektrode 2E und die substratseitige
Ausgangselektrode 2D. Als Folge kann die Lücke zwischen der substratseitigen
Eingangselektrode 2E und der substratseitigen Ausgangselektrode
2D um einen Betrag kleiner gemacht werden, der der Größe der
von der substratseitigen Bond-Elektrode 2F belegten Fläche entspricht.
Dementsprechend kann auch die Lücke zwischen der ersten Fläche
5A und der zweiten Fläche 5B des Halbleiterchips
5 verkleinert werden, wodurch die von dem Halbleiterchip 5 beanspruchte
Fläche verringert werden kann.
Wie in 6 gezeigt, weist der Halbleiterchip
5 eine Konfiguration mit einem Halbleitersubstrat 10 als Hauptkomponente
auf. Das Halbleitersubstrat 10 umfasst ein „p+"-Halbleitersubstrat
10A und eine „p-"-Epitaxialschicht 10B, die auf der Hauptoberfläche
des „p+"-Halbleitersubstrats 10A ausgebildet ist, das
typischerweise aus monokristallinem Silikon hergestellt ist.
Feldeffekttransistoren, die die Verstärkungseinrichtungen PW1
und PW2 bilden, sind in einem Transistorbildungsbereich auf der Hauptoberfläche
des Halbleitersubstrats 10 ausgebildet. Die Feldeffekttransistoren weisen
jeweils hauptsächlich einen p-Muldenbereich 12 auf, der als Kanalbildungsbereich
verwendet wird, einen Gate-Isolierfilm 14, eine Gate-Elektrode
15 und ein aus einem „n-"-Halbleiterbereich 16 und einem
„n+"-Halbleiterbereich 17 bestehendes Paar auf, das als Source-Fläche
bzw. als Drain-Fläche dient.
Der „n+"-Halbleiterbereich 17, der als Drain-Fläche
dient, ist mittels eines durch einen Zwischenschicht-Isolierfilm 18 gebohrten
Verbindungslochs elektrisch mit einem Draht 19A verbunden, der auf einer
ersten Verdrahtungslage ausgebildet ist. Der „n+"-Halbleiterbereich
17, der als Source-Fläche dient, ist mittels eines durch den Zwischenschicht-Isolierfilm
18 gebohrten Verbindungslochs elektrisch mit einem Draht 19B verbunden,
auf der der ersten Verdrahtungslage ausgebildet ist. Der Draht 19B ist
mittels eines durch den Zwischenschicht-Isolierfilm 18 gebohrten Verbindungslochs
elektrisch mit einem „p+"-Halbleiterbereich 13 verbunden, der auf
einer Epitaxialschicht 13 vom p-Typ ausgebildet ist. Der „p+"-Halbleiterbereich
13 ist elektrisch mit dem „p+"-Halbleitersubstrat 10A verbunden.
Die Gate-Elektrode 15 ist mittels eines durch den Zwischenschicht-Isolierfilm
18 gebohrten Verbindungslochs elektrisch mit einem Draht 19C verbunden,
der auf der ersten Verdrahtungslage ausgebildet ist. Es ist zu beachten, dass diese
Verbindung in der Abbildung nicht im Detail gezeigt ist.
Der Draht 19A ist mittels eines durch den Zwischenschicht-Isolierfilm
20 gebohrten Verbindungslochs elektrisch mit einem Draht 21A verbunden,
der auf einer zweiten Verdrahtungslage ausgebildet ist. Abschnitte des Drahts
21A sind auf der chipseitigen Ausgangselektrode 6D und der chipseitigen
Ausgangselektrode 6B ausgebildet. Der Draht 19B ist mittels eines
durch den Zwischenschicht-Isolierfilm 20 gebohrten Verbindungslochs elektrisch
mit einem Draht 21B verbunden, der auf der zweiten Verdrahtungslage ausgebildet
ist. Abschnitte des Drahts 21B sind auf den für die Prüfung mittels
Prüfsonden verwendeten Elektroden ausgebildet. Der Draht 19C ist mittels
eines durch den Zwischenschicht-Isolierfilm 20 gebohrten Verbindungslochs
elektrisch mit einem Draht verbunden, der auf der zweiten Verdrahtungslage ausgebildet
ist. Es ist zu beachten, dass diese Verbindung in der Abbildung nicht gezeigt ist.
Abschnitte des Drahts sind auf der chipseitigen Eingangselektrode 6A und
der chipseitigen Eingangselektrode 6E ausgebildet.
In der dritten Fläche 5C des Halbleiterchips
5 ist ein Draht 19D auf der ersten Verdrahtungslage auf einem
Feldisolierfilm 11 ausgebildet, wie in 7 gezeigt.
Der Draht 19D ist in einer Richtung senkrecht zur Seite 5X des
Halbleiterchips 5 gedehnt. Der Draht 19D ist mittels eines durch
den Zwischenschicht-Isolierfilm 20 gebohrten Verbindungslochs elektrisch
mit einem Draht 21D verbunden, der auf der zweiten Verdrahtungslage ausgebildet
ist. Ähnlich wie der Draht 19D ist auch der Draht 21D in
einer Richtung senkrecht zur Seite 5X des Halbleiterchips 5 gedehnt.
Abschnitte des Drahts 21D sind auf der chipseitigen Bond-Elektrode
6C und der chipseitigen Bond-Elektrode 6F ausgebildet.
Eine rückseitige Elektrode 21 ist auf der anderen Hauptoberfläche
(oder der Rückseite) ausgebildet, die der vorstehend genannten Hauptoberfläche
des Halbleitersubstrats 10 gegenüberliegt. Die rückseitige Elektrode
21 ist elektrisch und mechanisch mit der leitfähigen Platte
1B verbunden, die auf dem Boden der Vertiefung 1A des Leitungssubstrats
1 gebildet ist. In einer solchen Anordnung sind die Source-Anschlüsse
der Verstärkungseinrichtungen PW1 und PW2 somit auf ein festes elektrisches
Bezugspotenzial eingestellt.
Bei dem Hochfrequenz-Leistungsverstärker nach diesem Beispiel
sind die auf ein festes elektrisches Bezugspotenzial eingestellten Drähte
19D und 21D in einer Richtung senkrecht zur Seite 5X
des Halbleiterchips 5 in der dritten Fläche 50 (als Isolationsfläche
verwendet) zwischen der ersten Fläche 5A und der zweiten Fläche
5B des Halbleiterchips 5 gedehnt. Darüber hinaus ist auch
der auf das feste elektrische Bezugspotenzial eingestellte „p+"-Halbleiterbereich
13 in einer Richtung senkrecht zur Seite 5X des Halbleiterchips
5 in der dritten Fläche 5C gedehnt. Außerdem ist auch
das Halbleitersubstrat 10 auf das feste elektrische Bezugspotenzial eingestellt.
Folglich weist der Halbleiterchip 5 eine Konfiguration auf, bei der Magnetfluss-Interferenzen
unterdrückt werden, so dass sich die Hochfrequenzcharakteristik nicht verschlechtert.
Nach dem vorstehend beschriebenen Beispiel werden die folgenden Wirkungen
erzielt.
- (1) Weil die substratseitige Bond-Elektrode 2C an einem Ort weiter
entfernt von der Seite 5X des Halbleiterchips 5 als die substratseitige
Eingangselektrode 2A und die substratseitige Ausgangselektrode
2B angeordnet wird und weil die substratseitige Bond-Elektrode
2F an einem Ort weiter entfernt von anderen Seite 5Y des Halbleiterchips
5 als die substratseitige Eingangselektrode 2E und die substratseitige
Ausgangselektrode 2D angeordnet wird, kann die Lücke zwischen der
substratseitigen Eingangselektrode 2A und der substratseitigen Ausgangselektrode
2B um einen Betrag kleiner gemacht werden, der der Größe einer von
der substratseitigen Bond-Elektrode 2C belegten Fläche entspricht.
Weiter kann die Lücke zwischen der substratseitigen Eingangselektrode
2E und der substratseitigen Ausgangselektrode 2D um einen Betrag
kleiner gemacht werden, der der von der substratseitigen Bond-Elektrode
2F belegten Fläche entspricht. Dementsprechend kann die Lücke
zwischen der ersten Fläche 5A und der zweiten Fläche
5B des Halbleiterchips 5 ebenfalls verkleinert werden. Weil die
von dem Halbleiterchip 5 beanspruchte Fläche verkleinert werden kann,
kann folglich auch der Hochfrequenz-Leistungsverstärker kleiner ausgeführt
werden.
- (2) Weil die substratseitige Eingangselektrode 2A in etwa demselben
Abstand von der Seite 5X des Halbleiterchips 5 angeordnet wie
die substratseitige Ausgangselektrode 2B, während die substratseitige
Bond-Elektrode 2C an einem Ort weiter entfernt von der Seite
5X des Halbleiterchips 5 angeordnet wird als die substratseitige
Eingangselektrode 2A und die substratseitige Ausgangselektrode
2B, schneidet die auf das feste elektrische Bezugspotenzial eingestellte
Leitung 7C die Lücke zwischen der substratseitigen Eingangselektrode
2A und der substratseitigen Ausgangselektrode 2B. Als Ergebnis
können Magnetfluss-Interferenzen im Vergleich zu einem Fall, bei dem die substratseitige
Bond-Elektrode 2C zwischen der substratseitigen Eingangselektrode
2A und der substratseitigen Ausgangselektrode 2B angeordnet ist,
weiter unterdrückt werden.
Es ist zu beachten, dass in diesem Beispiel die Leitungen
7C und 7F auf das feste elektrische Bezugspotenzial eingestellt
sind, wie vorstehend beschrieben. Weil die Größenordnung der Leistung,
die durch die mit dem Drain-Anschluss (der als Ausgangseinheit dient) der Verstärkungseinrichtung
PW1 in der vorderen Stufe verbundene Ausgangsleitung 7D fließt, in
etwa gleich der Größenordnung der Leistung ist, die durch die mit dem
Gate-Anschluss (der als Eingangseinheit dient) der Verstärkungseinrichtung
PW2 in der späteren Stufe verbundene Eingangsleitung 7E fließt,
ist es außerdem nicht erforderlich, speziell einen auf das feste elektrische
Bezugspotenzial eingestellten Draht zwischen der Ausgangsleitung 7D und
der Eingangsleitung 7E vorzusehen. In diesem Fall sind daher die chipseitige
Bond-Elektrode 6F und die substratseitige Bond-Elektrode 2F nicht
erforderlich.
Darüber hinaus ist bei diesem Beispiel, wie vorstehend beschrieben,
die substratseitige Eingangselektrode 2A in etwa demselben Abstand von
der Seite 5X des Halbleiterchips 5 angeordnet wie die substratseitige
Ausgangselektrode 2B. Es ist zu beachten, dass die substratseitige Eingangselektrode
2A auch an einem Ort weiter entfernt von der Seite 5X des Halbleiterchips
5 angeordnet werden kann als die substratseitige Bond-Elektrode
2C. Mit einer solchen Anordnung werden dieselben Wirkungen wie bei dem
Beispiel erzielt. Weil die Eingangsleitung 7A länger wird, verschlechtert
sich in diesem Fall jedoch die Hochfrequenzcharakteristik in einem gewissen Maße.
Zweites Beispiel
8 zeigt eine Aufsicht der wichtigsten Teile eines Leitungssubstrats
eines Hochfrequenz-Leistungsverstärkers nach einem zweiten Beispiel zum besseren
Verständnis der vorliegenden Erfindung.
Der nach dem zweiten Beispiel realisierte Hochfrequenz-Leistungsverstärker
weist bis auf die folgenden Unterschiede im Wesentlichen dieselbe Konfiguration
wie das erste Beispiel auf.
Wie in 8 gezeigt, ist die substratseitige
Bond-Elektrode 2C elektrisch und mechanisch mit einem Ende einer Leitung
7G verbunden, die über die dritte Fläche 5C des Halbleiterchips
5 gedehnt ist, und die substratseitige Bond-Elektrode 2F ist elektrisch
und mechanisch mit dem anderen Ende der Leitung 7G verbunden. Weil die
substratseitige Bond-Elektrode 2C und die substratseitige Bond-Elektrode
2F elektrisch mit dem externen Anschluss 4 mit Bezugspotenzial
verbunden sind, ist die Leitung 7G auf das feste elektrische Bezugspotenzial
eingestellt.
Weil die substratseitigen Bond-Elektroden 2C und
2F elektrisch und mechanisch mit den Enden der Leitung 7G verbunden
sind, wie vorstehend beschrieben, ist es möglich, die Verschlechterung der
Hochfrequenzcharakteristik aufgrund des gegenseitigen Induktionseffekts zwischen
der Eingangsleitung 7A und der Ausgangsleitung 7B sowie des gegenseitigen
Induktionseffekts zwischen der Ausgangsleitung 7D und der Eingangsleitung
7E zu verhindern.
Drittes Beispiel
9 zeigt eine Aufsicht der wichtigsten Teile eines Leitungssubstrats
eines Hochfrequenz-Leistungsverstärkers nach einem dritten Beispiel zum besseren
Verständnis der vorliegenden Erfindung.
Der nach dem dritten Beispiel realisierte Hochfrequenz-Leistungsverstärker
weist bis auf die folgenden Unterschiede im Wesentlichen dieselbe Konfiguration
wie das erste Beispiel auf.
Wie in 9 gezeigt, sind die Verstärkungseinrichtungen
PW1, PW2 und PW3 auf einem einzelnen Halbleiterchip 5 ausgebildet. Die
Verstärkungseinrichtung PW3 ist in einer vierten Fläche 5D der
Hauptoberfläche des Halbleiterchips 5 ausgebildet.
Der in der vierten Fläche 5D der Hauptoberfläche
des Halbleiterchips 5 ausgebildete Gate-Anschluss (der als Eingangseinheit
dient) der Verstärkungseinrichtung PW3 ist elektrisch mit einer chipseitigen
Eingangselektrode 6H nahe bei der Seite 5X (einer langen Seite
im Falle dieses Beispiels) des Halbleiterchips 5 verbunden. Der in der
vierten Fläche 5D der Hauptoberfläche des Halbleiterchips
5 ausgebildete Drain-Anschluss (der als Ausgangseinheit dient) der Verstärkungseinrichtung
PW3 ist elektrisch mit einer chipseitigen Ausgangselektrode 6K nahe der
anderen Seite 5Y (der anderen langen Seite im Falle dieses Beispiels) des
Halbleiterchips 5 verbunden, die der Seite 5X zugewandt ist. Wie
bei der Verstärkungseinrichtung PW1 ist der Source-Anschluss der Verstärkungseinrichtung
PW3 elektrisch mit einer rückseitigen Elektrode 21 verbunden, die
auf der Rückseite des Halbleiterchips 5 ausgebildet ist.
Eine fünfte Fläche 5E (die als Isolationsfläche
dient) ist zwischen der vierten Fläche 5D und der zweiten Fläche
5B auf der Hauptoberfläche des Halbleiterchips 5 ausgebildet,
um die vierte Fläche 5D und die zweite Fläche 5B elektrisch
voneinander zu trennen.
Die chipseitige Eingangselektrode 6H ist mittels einer Leitung
7H elektrisch mit einer substratseitigen Eingangselektrode 2H
verbunden, die auf der Hauptoberfläche des Leitungssubstrats 1 der
Seite 5X des Halbleiterchips 5 gegenüberliegend ausgebildet
ist. Die substratseitige Eingangselektrode 2H ist mittels eines internen
Drahts und eines Durchkontaktierdrahts 3, der an einem Ort direkt unter
der substratseitigen Eingangselektrode 2H gebohrt ist, elektrisch mit der
substratseitigen Ausgangselektrode 2B verbunden.
Die chipseitige Ausgangselektrode 6K ist mittels einer Leitung
7K elektrisch mit einer substratseitigen Ausgangselektrode 2K
verbunden, die auf der Hauptoberfläche des Leitungssubstrats 1 der
Seite 5Y des Halbleiterchips 5 gegenüberliegend ausgebildet
ist. Die substratseitige Ausgangselektrode 2K ist mittels eines internen
Drahts und eines Durchkontaktierdrahts 3, der an einem Ort direkt unter
der substratseitigen Bond-Elektrode 2F gebohrt ist, elektrisch mit dem
externen Ausgangsanschluss verbunden, der auf der Rückseite des Leitungssubstrats
1 ausgebildet ist.
Eine substratseitige Bond-Elektrode 2J ist auf der Hauptoberfläche
des Leitungssubstrats 1 der Seite 5X des Halbleiterchips
5 gegenüberliegend ausgebildet. Andererseits ist eine substratseitige
Bond-Elektrode 2L auf der Hauptoberfläche des Leitungssubstrats
1 der Seite 5Y des Halbleiterchips 5 gegenüberliegend
ausgebildet. Wie die substratseitige Bond-Elektrode 2C sind auch die substratseitigen
Bond-Elektroden 2J und 2L elektrisch mit dem Anschluss
4 mit Bezugspotenzial verbunden, der auf der Rückseite des Leitungssubstrats
1 ausgebildet ist.
Die substratseitige Bond-Elektrode 2J ist in etwa demselben
Abstand von der Seite 5X des Halbleiterchips 5 angeordnet wie
die substratseitige Bond-Elektrode 2C. Andererseits ist die substratseitige
Bond-Elektrode 2L in etwa demselben Abstand von der anderen Seite
5Y des Halbleiterchips 5 angeordnet wie die substratseitige Ausgangselektrode
2F.
Die substratseitige Bond-Elektrode 2J ist elektrisch und
mechanisch mit einem Ende einer Leitung 7L verbunden, die über die
fünfte Fläche 5E des Halbleiterchips 5 gedehnt ist,
und die substratseitige Bond-Elektrode 2L ist elektrisch und mechanisch
mit dem anderen Ende der Leitung 7L verbunden.
In dem Hochfrequenz-Leistungsverstärker nach diesem Beispiel
sind zwei Leitungen 7L vorgesehen. Der Unterschied zwischen der durch die
Eingangsleitung 7E fließenden Leistung und der durch die Ausgangsleitung
7K fließenden Leistung ist größer als der Unterschied zwischen
der durch die Eingangsleitung 7A fließenden Leistung und der durch
die Ausgangsleitung 7B fließenden Leistung. Durch Erhöhen der
Anzahl der Leitungen, die auf das feste elektrische Bezugspotenzial gesetzt sind,
entsprechend dem Unterschied in der Leistung, wie bei diesem Beispiel, ist es möglich,
eine Verschlechterung der Hochfrequenzcharakteristik aufgrund des gegenseitigen
Induktionseffekts zwischen der Eingangsleitung und der Ausgangsleitung in einem
stabileren Zustand zu verhindern.
Erste Ausführungsform
10 zeigt eine Aufsicht der wichtigsten Teile eines
Leitungssubstrats eines Hochfrequenz-Leistungsverstärkers nach einer ersten
Ausführungsform der vorliegenden Erfindung.
Der nach der ersten Ausführungsform realisierte Hochfrequenz-Leistungsverstärker
weist bis auf die folgenden Unterschiede im Wesentlichen dieselbe Konfiguration
wie das erste Beispiel auf.
Wie in 10 gezeigt, ist die substratseitige
Ausgangselektrode 2B an einem der Seite 5X des Halbleiterchips
5 zugewandten Ort angeordnet, während die substratseitige Eingangselektrode
2A an einem der anderen Seite 5P zugewandten Ort angeordnet ist,
die die Seite 5X des Halbleiterchips 5 schneidet.
Weil die substratseitige Ausgangselektrode 2B an einem der
Seite 5X des Halbleiterchips 5 zugewandten Ort angeordnet ist,
während die substratseitige Eingangselektrode 2A
an einem der anderen Seite 5P zugewandten Ort angeordnet ist, die die Seite
5X des Halbleiterchips 5 wie vorstehend beschrieben schneidet,
kreuzen sich der Magnetfluss der Eingangsleitung 7A und der Magnetfluss
der Ausgangsleitung 7B senkrecht zueinander. Als Folge wird der gegenseitige
Induktionseffekt zwischen der Eingangsleitung 7A und der Ausgangsleitung
7B unterdrückt.
Weil es nicht nötig ist, eine substratseitige Bond-Elektrode
vorzusehen, um einen auf das feste elektrische Bezugspotenzial eingestellten Draht
anzuschließen, kann darüber hinaus die Lücke zwischen der ersten
Fläche 5A und der zweiten Fläche 5B des Halbleiterchips
5 verkleinert werden. Daher kann die von dem Halbleiterchip 5
belegte Fläche verkleinert werden. Als Ergebnis kann der Hochfrequenz-Leistungsverstärker
kleiner ausgeführt werden.
Zweite Ausführungsform
Wie in 15 gezeigt, ermöglicht die
vorliegende Erfindung Kopplungskoeffizienten, die niedriger als bei dem herkömmlichen
Verfahren sind, was die Hochfrequenzcharakteristik verbessert. Darüber hinaus
wird für Kopplungskoeffizienten, die nicht größer als 0,12 sind (oder
für Stabilitätskoeffizienten größer als 1) der Bereich des Abstands
d zwischen den Bondbereichen größer, wodurch der Design-Freiheitsgrad
erhöht wird. Außerdem kann der Abstand d zwischen den Bondbereichen auf
0,3 mm verringert werden, wodurch die Chipfläche verkleinert werden kann. Als
Ergebnis kann das Hochfrequenz-Leistungsverstärkermodul mit kompakten Abmessungen
ausgeführt werden und die Kosten können gesenkt werden.
15 zeigt einen Fall, bei dem der durch einen Eingangs-Bonddraht
und einen Ausgangs-Bonddraht gebildete Winkel ϕ auf 90 Grad eingestellt ist.
Wie in 17 gezeigt, kann der Winkel ϕ auf einen
Wert im Bereich von 72 bis 180 Grad eingestellt werden. Bei einem Winkel ϕ
von 140 Grad entspricht der Kopplungskoeffizient einem Minimum. Daher ist offensichtlich,
dass es einen lokalen Minimumpunkt gibt.
Bei dem tatsächlichen Design eines Hochfrequenz-Leistungsverstärkermoduls
nach der vorliegenden Erfindung werden der Abstand d zwischen den Bondbereichen
und der Winkel ϕ auf der Grundlage der vorstehenden Überlegungen gewählt.
Darüber hinaus ist, wie aus der vorstehenden Beschreibung ersichtlich,
das Festlegen des Winkels ϕ auf einen anderen Wert als 0 Grad die Grundlage
der vorliegenden Erfindung. Daher kann ein Hochfrequenz-Leistungsverstärkermodul
konstruiert werden, das einen Stabilitätskoeffizienten von mindestens 1 für
zwei mit Eingangs- und Ausgangs-Bonddrähten verbundene Verstärkungsstufentransistoren
aufweist, indem der Winkel ϕ auf einen Wert im Bereich von 72 bis 180 Grad
eingestellt wird.
Ein zweistufiges Leistungsverstärkermodul nach der zweiten Ausführungsform
der vorliegenden Erfindung wird nachstehend anhand von 11
bis 14 beschrieben. 11
zeigt eine Aufsicht der wichtigsten Teile des zweistufigen Leistungsverstärkermoduls,
und 12 zeigt ein Äquivalenzschaltbild des zweistufigen
Leistungsverstärkermoduls. 13 zeigt eine Aufsicht
der externen Konfiguration des zweistufigen Leistungsverstärkermoduls, und
14 zeigt eine perspektivische Ansicht der wichtigsten
Teile des zweistufigen Leistungsverstärkermoduls.
Wie in 11 gezeigt, sind die jeweils durch
einen MOSFET in der ersten bzw. der zweiten Stufe implementierten Transistoren
102 und 103 auf einem Silikonchip 101 an Orten nahe beieinander
ausgebildet. Die Transistoren 102 und 103 sind so angeordnet,
dass die Richtung eines von der Gate-Elektrode 102a der Transistoren
102 für die erste Stufe zu deren Drain-Elektroden 102b fließenden
Hochfrequenzsignals der Richtung eines von den Gate-Elektroden 103a der
Transistoren 103 für die zweite Stufe zu deren Drain-Elektroden
103b fließenden Hochfrequenzsignals entgegengesetzt ist.
Die Gate-Elektrode 102a, die als Hochfrequenz-Eingangsanschluss
dient, ist mittels eines Eingangs-Bonddrahts 105 mit einem Anschluss
121 einer Eingangsanpassungsschaltung 125 auf dem Leitungssubstrat
113 verbunden. Andererseits sind die Drain-Elektroden 103b, die
als Hochfrequenz-Ausgangsanschluss dienen, mittels vier Ausgangs-Bonddrähten
108 mit einem Anschluss 124 einer Ausgangsanpassungsschaltung
127 auf dem Leitungssubstrat 113 verbunden. Die Gate-Elektrode
102a ist an einem Ort nahe der linken Seite des Silikonchips
101 angeordnet, während die Drain-Elektroden 103b an Orten
nahe der Oberseite des Silikonchips 101 angeordnet sind. Ein durch den
Eingangs-Bonddraht 105 und die Ausgangs-Bonddrähte 108 gebildeter
Winkel ist damit auf etwa 90 Grad eingestellt. Die Drain-Elektroden 102b
sind mittels Bonddrähten 106 mit einem Anschluss 122 einer
Zwischenstufen-Anpassungsschaltung 126 auf dem Leitungssubstrat
113 verbunden. Andererseits sind die Gate-Elektroden 103a mittels
Bonddrähten 107 mit einem Anschluss 123 der Zwischenstufen-Anpassungsschaltung
126 verbunden. Der Abstand d zwischen dem Bondbereich der Gate-Elektrode
102a (oder der Bond-Eingangselektrode) der Transistoren 102 für
die erste Stufe und dem Bondbereich der Drain-Elektroden 103b (oder der
Bond-Ausgangselektroden) der Transistoren 103 für
die zweite Stufe beträgt etwa 0,6 mm.
Der Silikonchip 101 ist in einer auf dem Leitungssubstrat
113 ausgebildeten Ausnehmung 104 befestigt. Metallische Filme,
die als die Source-Elektroden der Transistoren 102 und 103 für
die erste bzw. die zweite Stufe dienen, sind an der Rückseite des Silikonchips
101 angeordnet und durch Drähte in der Ausnehmung 104 mit
dem elektrischen Massepotenzial verbunden. Das Leitungssubstrat 113 ist
aus einem dielektrischen Material wie zum Beispiel Glaskeramik oder Aluminiumoxid
hergestellt. Andererseits sind die Drähte in dem Leitungssubstrat
113 aus Kupfer, Silber oder Silberplatin hergestellt.
In 12 und 13
bezeichnen Pin, Pout Vgg und Vdd einen
Hochfrequenzsignal-Eingangsanschluss, einen Hochfrequenz-Ausgangsanschluss, einen
Gate-Spannungsanschluss bzw. einen Drain-Spannungsanschluss, bei denen es sich jeweils
um externe Anschlüsse des Leistungsverstärkermoduls handelt. In
13 bezeichnet eine gestrichelte Linie die Grenze zwischen
der Eingangsanpassungsschaltung 125 und der Zwischenstufen-Anpassungsschaltung
126 bzw. die Grenze zwischen der Zwischenstufen-Anpassungsschaltung
126 und der Ausgangsanpassungsschaltung 127. 14
zeigt eine dreidimensionale Struktur der Teile in der Umgebung der Ausnehmung
104.
Bei dieser Ausführungsform ist der durch den Eingangs-Bonddraht
105 und die Ausgangs-Bonddrähte 108 gebildete Winkel auf
etwa 90 Grad eingestellt, wie vorstehend beschrieben. Es ist jedoch zu beachten,
dass dieser Winkel auf jeden Wert im Bereich von 72 bis 180 Grad eingestellt werden
kann.
Dritte Ausführungsform
Ein dreistufiges Leistungsverstärkermodul nach einer dritten
Ausführungsform der vorliegenden Erfindung wird anhand von 18
erläutert, die eine Aufsicht der wichtigsten Teile zeigt. Wie in der Abbildung
gezeigt, sind die jeweils durch einen MOSFET in der Eingangs-, Zwischen- und Ausgangsstufe
implementierten Transistoren 102, 103 und 114 auf einem
Silikonchip 101 an Orten nahe beieinander ausgebildet. Die Transistoren
102 und 103 sind so angeordnet, dass die Richtung eines von der
Gate-Elektrode 102a der Transistoren 102 für die Eingangsstufe
zu deren Drain-Elektroden 102b fließenden Hochfrequenzsignals der
Richtung eines von den Gate-Elektroden 103a der Transistoren
103 für die Zwischenstufe zu deren Drain-Elektroden 103b
fließenden Hochfrequenzsignals entgegengesetzt ist. Weiter sind die Transistoren
103 und 114 so angeordnet, dass die Richtung eines von der Gate-Elektrode
103a der Transistoren 103 für die Zwischenstufe zu deren
Drain-Elektroden 103b fließenden Hochfrequenzsignals der Richtung
eines von den Gate-Elektroden 114a der Transistoren 114 für
die Ausgangsstufe zu deren Drain-Elektroden 114b fließenden Hochfrequenzsignals
entgegengesetzt ist.
Die dritte Ausführungsform unterscheidet sich von der zweiten
Ausführungsform darin, dass im Falle der ersteren die vorliegende Erfindung
wie folgt angewandt wird. Der durch den Eingangs-Bonddraht 105 der Transistoren
102 für die Eingangsstufe und den Ausgangs-Bonddrähten
108 der Transistoren 103 für die Zwischenstufe gebildete
Winkel ist auf etwa 140 Grad eingestellt, die Transistoren 114 für
die Ausgangsstufe sind auf demselben Chip vorgesehen, der durch die Ausgangs-Bonddrähte
110 der Transistoren 114 für die Ausgangsstufe und die Eingangs-Bonddrähte
107 der Transistoren 103 für die Zwischenstufe gebildete
Winkel ist auf etwa 90 Grad eingestellt, und der Abstand d zwischen dem Bondbereich
der Gate-Elektroden 103a (oder der Bond-Eingangselektroden) der Transistoren
103 für die Zwischenstufe und dem Bondbereich der Drain-Elektroden
114b (oder der Bond-Ausgangselektroden) der Transistoren 114 für
die Ausgangsstufe beträgt etwa 0,7 mm.
Nach dieser Ausführungsform kann der Kopplungskoeffizient zwischen
dem Eingangs-Bonddraht 105 der Transistoren 102 für die Ausgangsstufe
und den Ausgangs-Bonddrähten 108 der Transistoren 103 für
die Zwischenstufe auf ein Minimum verringert werden, wie in 17
gezeigt, wodurch die Isolierung zwischen dem Eingangs-Bonddraht 105 und
den Ausgangs-Bonddrähten 108 weiter verbessert werden kann. Darüber
hinaus kann, weil die vorliegende Erfindung angewendet wird, die Isolierung zwischen
den Eingangs-Bonddrähten 107 der Transistoren 103 für
die Zwischenstufe und den Ausgangs-Bonddrähten 109 der Transistoren
114 für die Ausgangsstufe ebenfalls sichergestellt werden. Als Ergebnis
kann im Falle der dritten Ausführungsform, bei der die Transistoren für
drei Stufen auf demselben Chip ausgebildet sind, um die Fläche des Halbleiterchips
zu verkleinern, die Hochfrequenzcharakteristik verbessert werden, trotz der Tatsache,
dass die Abstände zwischen den Transistoren kürzer sind.
Vierte Ausführungsform
Ein dreistufiges Leistungsverstärkermodul nach einer vierten
Ausführungsform der vorliegenden Erfindung wird anhand von 19
erläutert, die eine Aufsicht der wichtigsten Teile zeigt. Die vierte Ausführungsform
unterscheidet sich von der dritten Ausführungsform darin, dass im Falle der
ersteren unter Anwendung eines Abschirmverfahrens ein Abschirm-Bonddraht
201 und ein Abschirmdraht 204 zwischen einem Transistor
103 für die Zwischenstufe und einem Transistor 114 für
die Ausgangsstufe vorgesehen werden, wobei ein Ende des Abschirm-Bonddrahts
201 und ein Ende des Abschirmdrahts 204 jeweils mittels einer
Elektrode 202 und über ein auf dem Leitungssubstrat gebildetes Loch
203 mit dem elektrischen Massepotenzial verbunden sind.
Bei dieser Ausführungsform wird das herkömmliche Abschirmungsverfahren
auf die Lücke zwischen der Eingangs- und der Zwischenstufe angewendet. Weil
jedoch die Flächen der Transistoren in der Eingangs- und der Zwischenstufe
von Anfang groß sind, kann die Hochfrequenzcharakteristik verbessert werden.
Fünfte Ausführungsform
Ein zweistufiges Leistungsverstärkermodul nach einer fünften
Ausführungsform der vorliegenden Erfindung wird anhand von 20
erläutert, die eine Aufsicht der wichtigsten Teile zeigt.
Die fünfte Ausführungsform unterscheidet sich von der zweiten
Ausführungsform darin, dass im Falle der ersteren die Ausrichtung der Transistoren
102 für die erste Stufe um 90 Grad gedreht ist.
Weil die Orte der Bondbereiche des Eingangs-Bonddrahts 105
in der ersten Stufe und der Ausgangs-Bonddrähte 108 in der zweiten
Stufe bei dieser Ausführungsform zur Mitte des Chips hin verschoben sind, kann
der Abstand zwischen den Bondbereichen noch verlängert werden. (Im Falle des
ersten Beispiels beträgt der Abstand 0,6 mm. Im Falle der fünften Ausführungsform
beträgt der Abstand hingegen 0,75 mm.) Als Ergebnis kann die Isolierung zwischen
dem Eingangs-Bonddraht 105 in der ersten Stufe und den Ausgangs-Bonddrähten
108 in der zweiten Stufe weiter verbessert werden.
Bisher sind bevorzugte Ausführungsformen der vorliegenden Erfindung
beschrieben worden. Es ist jedoch zu beachten, dass der Umfang der vorliegenden
Erfindung nicht auf diese Ausführungsformen beschränkt ist. Zum Beispiel
können Parameter wie die Anzahl der Elektroden der Transistoren und die Anzahl
der Bonddrähte je nach Anwendung auf verschiedene Werte geändert werden,
ohne vom Gedanken der vorliegenden Erfindung abzuweichen. Darüber hinaus müssen
die Transistoren nicht durch einen MOSFET realisiert werden, sondern können
auch durch einen Feldeffekttransistor oder einen Heterojunction-Bipolartransistor
(HBT) implementiert werden.