PatentDe  


Dokumentenidentifikation DE69737518T2 10.01.2008
EP-Veröffentlichungsnummer 0000814586
Titel Synchronisierung von Rahmen, Takt, Frequenz und Phase, mittels eines Einzelwortes
Anmelder Japan Radio Co. Ltd., Mitaka, Tokio/Tokyo, JP
Erfinder Shimoi, Tetsushi, Mitaka-shi, Tokyo 181, JP;
Karaki, Taichi, Mitaka-shi, Tokyo 181, JP
Vertreter Patentanwälte Möll und Bitterich, 76829 Landau
DE-Aktenzeichen 69737518
Vertragsstaaten DE, FR, GB, NL, SE
Sprache des Dokument EN
EP-Anmeldetag 17.06.1997
EP-Aktenzeichen 973042419
EP-Offenlegungsdatum 29.12.1997
EP date of grant 28.03.2007
Veröffentlichungstag im Patentblatt 10.01.2008
IPC-Hauptklasse H04L 27/233(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse H04L 7/04(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]
Gegenstand der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Synchronisation bezüglich eines Empfangssignals und ferner einen Daten-Demodulator, der dieses verwendet.

Beschreibung des Standes der Technik

9 zeigt ein Beispiel eines Rahmenübertragungsverfahrens. Zu Beginn einer Übertragung setzt ein Sender einen konstanten Wert und ein bekanntes Bittrainingsmuster (BTR) auf einen entsprechenden Datenabschnitt 100 einer kontinuierlichen Welle (CW) bzw. einen Bittrainingsmusterabschnitt (BTR) 102 und gibt dann diese Abschnitte an einen Empfänger aus. Die in diesem Abschnitt enthaltenen Daten werden als Präambel bezeichnet, da sie vor einem Hauptrahmen übertragen werden. Nachdem Präambeln übertragen sind, wird eine gewünschte oder vorbestimmte Anzahl von Rahmen nacheinander als Rahmen (a), Rahmen (b) und so weiter übertragen. Der Körper jeden Rahmens umfasst einen Abschnitt 104 mit einem einmaligen Wort (UW) und einen Datenabschnitt 106. Ein Sender setzt vorbestimmte, einmalige Worte und Daten, die zu einem Sender zu übertragen sind, auf einen UW-Abschnitt 104 bzw. einen Datenabschnitt 106 und überträgt in dieser Sequenz diese Abschnitte an den Empfänger. Wie oben beschrieben, werden redundante Bitsequenzen, die in sich selbst nicht bedeutungsvoll sind, wie etwa ein CW-Abschnitt 100, ein BTR-Abschnitt 102 und ein UW-Abschnitt 104 neben einem Datenabschnitt, der direkt bei der Übertragung verwendet wird, bei der Datenübertragung verwendet. Diese Abschnitte werden übertragen, um eine Synchronisation zwischen einem Sender und einem Empfänger herzustellen.

Bei einer Rahmenübertragung muss ein Empfänger vier Synchronisationsarten herstellen, nämlich: Frequenzsynchronisation, Phasensynchronisation, Taktsynchronisation und Rahmensynchronisation. Das Herstellen einer Frequenzsynchronisation bedeutet das Kompensieren eines Frequenzfehlers &Dgr;&ohgr;, der in einem Empfangssignals enthalten ist; das Herstellen einer Phasensynchronisation bedeutet das Kompensieren eines Phasenfehlers &Dgr;&PHgr;, der in einem Empfangssignal enthalten ist; das Herstellen einer Taktsynchronisation bedeutet das Synchronisieren eines Empfangstaktes in der Rahmenvorbereitung auf einen Takt, der von einem Sender verwendet wird; und das Herstellen einer Rahmensynchronisation bedeutet das Ermitteln der Position eines Rahmen, insbesondere eines Datenabschnitts 106 in einem Rahmen zum Ermöglichen einer Demodulation von gespeicherten Daten in einem Datenabschnitt 106. Ein Frequenzfehler &Dgr;&ohgr; wird aufgrund von Fehlern in einer Frequenz eines lokalen oder Referenzoszillators in einem Sender oder Empfänger verursacht oder aufgrund von Frequenzverschiebungen, die in Übertragungskanälen auftreten. Auf der anderen Seite wird ein Phasenfehler &Dgr;&PHgr; aufgrund von Phasenverschiebungen, die in Übertragungskanälen auftreten, verursacht und tritt auch auf, wenn ein Empfänger keine Phasenreferenz ermitteln kann, die von einem Sender verwendet wird, was insbesondere der Fall ist, wenn ein Modulationssystem verwendet wird, bei dem ein Sender einen Träger durch eine Phasenverschiebung, die den zu übertragenden Daten entspricht, moduliert. Aus prinzipiellen Gründen kann eine Empfängerseite im Allgemeinen nicht im Voraus Informationen bezüglich Frequenzfehler &Dgr;&ohgr;, Phasenfehler &Dgr;&PHgr;, Takt- und Rahmenausgabezeiteinteilung auf der Senderseite und so weiter kennen. Selbst wenn der Empfänger diese Informationen im Voraus hätte, wäre dies mit Schwierigkeiten verbunden. Deshalb wird bei Datenübertragungen mittels Rahmen ein Empfänger benötigt, der eine Funktion zur Herstellung von Synchronisationen der obigen vier Typen aufweist, basierend auf einem Empfangssignal in einem frühen Stadium der Übertragung. Wenn diese Funktion gegeben ist, können Daten in einem Datenabschnitt 106 auf der Empfängerseite zu solch einem frühestmöglichen Stadium nach Beginn der Übertragung demoduliert werden.

Die in 10 gezeigte Schaltung weist eine Funktion auf zur Herstellung einer Frequenz- und Phasensynchronisation unter Verwendung eines CW-Abschnitts 100, zur Herstellung einer Taktsynchronisation unter Verwendung eines BTR-Abschnitts 102, und zur Herstellung einer Rahmensynchronisation unter Verwendung eines UW-Abschnitts 104. In der Zeichnung bedeutet „ein Empfangssignal" ein Empfangssignal, für das eine Synchronisation einer der obigen Typen noch nicht hergestellt ist (hier als nicht-synchronisiertes Empfangssignal bezeichnet). „Demodulierte Daten" bedeutet Daten, die aus einem Datenabschnitt 106 demoduliert wurden.

Wenn ein nicht-synchronisiertes Signal empfangen wurde, ermittelt ein &Dgr;&ohgr;-Detektor 10 einen Frequenzfehler &Dgr;&ohgr; in dem Signal und liefert das Ergebnis dann an einen komplexen Phasendreher 12. Wenn wirklich ein Frequenzfehler &Dgr;&ohgr; vorliegt, dreht sich der Wert des Empfangssignals (rin + jiin) in einem komplexen Phasenraum mit einer Winkelgeschwindigkeit, die gleich der Frequenzgeschwindigkeit &Dgr;&ohgr; ist. Man bemerke, dass die Winkelgeschwindigkeit &Dgr;&ohgr; nur dann &Dgr;&ohgr; wird, wenn der Wert eines vom einem Sender ausgegebenen Signals (hier als Übertragungssignal bezeichnet) konstant bleibt, zum Beispiel, wenn ein CW-Abschnitt 100 an einen &Dgr;&ohgr;-Detektor 14 geliefert wird. Somit identifiziert die Beobachtung eine Geschwindigkeit, mit der ein Übertragungssignal in einem komplexen Phasenraum rotiert, z. B. von einem &Dgr;&ohgr;-Detektor in einem CW-Abschnitt, genau das Ausmaß des Frequenzfehlers &Dgr;&ohgr; (siehe 11). In 11 bezieht sich rini + jiini auf den Wert eines Empfangssignals zu einem Zeitpunkt ti (i = 1, 2, 3 ...). Mit Bezug auf einen Frequenzfehler &Dgr;&ohgr;, der von dem &Dgr;&ohgr;-Detektor 10 ermittelt wurde, dreht der komplexe Phasendreher 12 die Phase des Empfangssignals um einen Maß e–j&Dgr;&ohgr;t, wobei j der imaginäre Teil und t die Zeit ist. Damit wird der Einfluss des Frequenzfehlers &Dgr;&ohgr; auf das Empfangssignal, das in Form der Phasenrotation mit einem Maß von ej&Dgr;&ohgr;t in dem komplexen Phasenraum erscheint, korrigiert und somit eine Frequenzsynchronisation hergestellt.

Wenn ein Signal von dem komplexen Phasendreher 12 empfangen wurde, ermittelt ein &Dgr;&PHgr;-Detektor 14 einen Phasenfehler &Dgr;&PHgr; in dem Empfangssignal. Wenn der Phasenfehler &Dgr;&PHgr; nun tatsächlich vorliegt, befindet sich der Wert des Empfangssignals (rin + jiin) in einer Position, die bezüglich des Wertes eines Übertragungssignals um ein Maß ej&Dgr;&PHgr; verschoben ist. Wie oben erwähnt, erscheint die Phasenverschiebung et aufgrund des Phasenfehler &Dgr;&PHgr; nur in dem Empfangssignal, da die Phasenrotation ej&Dgr;&ohgr;t aufgrund des Frequenzfehlers &Dgr;&ohgr; schon durch den komplexen Phasendreher 12 aus dem Empfangssignal kompensiert wurde. In der Zeit, in der das Übertragungssignal dem Empfänger bekannt ist, kann ein Phasenfehler &Dgr;&PHgr; aus der Differenz zwischen dem Empfangssignalwert ej&Dgr;&ohgr;t·(rin + jiin) und einem bekannten Wert (rref + jiref) des Übertragungssignals ermittelt werden (siehe 12). Der &Dgr;&PHgr;-Detektor 14 ermittelt den Phasenfehler &Dgr;&PHgr; auf diesem Prinzip. Bei dieser Ermittlung verwendet der &Dgr;&PHgr;-Detektor den CW-Abschnitt 100, in welchem der Übertragungssignalwert konstant gesetzt ist, um Fehler aufgrund vom Schwankungen der Übertragungssignalwerte zu vermeiden. Nachdem ein Phasenfehler &Dgr;&PHgr; ermittelt wurde, verschiebt der komplexe Phasendreher 16 entsprechend den ermittelten Phasenfehler &Dgr;&PHgr; die Phase eines Empfangssignals, dessen Frequenz durch e–j&Dgr;&PHgr; synchronisiert wurde. Dies eliminiert den Einfluss eines Phasenfehler &Dgr;&PHgr; auf das Empfangssignal, wobei der Fehler &Dgr;&PHgr; in der Form einer Phasenverschiebung mit einem Maß ej&Dgr;&PHgr; in einem komplexen Phasenraum erscheint. Somit wird eine Phasensynchronisation hergestellt.

Nach der Herstellung einer Frequenz- und Phasensynchronisation unter Verwendung eines CW-Abschnitts 100, sampelt ein BTR-Detektor 18 ein Signal bezüglich eines BTR-Abschnitts 104 aus einem Signal, das von einem komplexen Phasendreher &Dgr;&PHgr; ausgegeben wird. Er ermittelt dann die Korrelation zwischen einem bekannten BTR und bestimmt den Zeitpunkt der größten Korrelation als die Schreibzeiteinteilung des Empfangssignals in einen Speicher 20. Somit wird Taktsynchronisation hergestellt. Da das von dem Sender gesetzte BTR ein Bitmuster aufweist, bei dem die Bitwerte abwechselnd zwischen zwei Werten variieren, bewegt sich der Empfangssignalpunkt in dem komplexen Phasenraum periodisch und abwechselnd zwischen zwei Punkten. Zum Beispiel in dem Fall, in dem das BTR als das Muster ausgelegt ist, in dem der Bit-Wert abwechselnd zwischen –1 + j1 und 1 + j1 variiert, wird der empfangene BTR-Abschnitt 102 das Muster von 13 zeigen. Somit wird, um die wahrscheinlichste Takteinteilung zum Schreiben der Daten in einen Speicher 20 zu erhalten, der Wert e–j(&Dgr;&ohgr;t+&Dgr;&PHgr;)·(rin + jiin) eines Empfangssignals, dessen Frequenz und Phasen synchronisiert wurden, über eine Oversampling-Rate, die ausreichend schneller als eine Symbolrate ist, gesampelt und die Korrelation zwischen dem gesampelten Wert und dem Wert einer bekannten und vorbestimmten BTR ermittelt, um den Zeitpunkt der größten Korrelation zu kennen. Durch den Start des Schreiben des Empfangssignals in den Speicher 20 gemäß der ermittelten Taktzeiteinteilung wird Taktsynchronisation hergestellt. Man merke, dass in 13 die Frequenz- und Phasenfehler vernachlässigt wurden, um die Zeichnung zu vereinfachen.

Nachdem wie oben Frequenz-, Phasen und Taktsynchronisation hergestellt wurden, beobachtet der UW-Detektor 22 die Korrelation zwischen einem bekannten UW und dem UW-Abschnitt 104 in dem im Speicher 20 gehaltenen Empfangssignal. Durch Ermitteln des Zeitpunkts der größten Korrelation ermittelt der UW-Detektor 22 eine Rahmenposition. Um genau zu sein, da der Wert der UW-Daten sich, wie oben erwähnt, in einem vorbestimmten Muster ändert, kann eine Rahmenposition (d.h. die Endposition eines UW-Abschnitts 104 oder eine Startposition eines Datenabschnitts 106 in dieser Anwendung) als der Zeitpunkt der größten Korrelation zwischen einem bekannten UW und dem UW-Abschnitt 104 des in dem im Speicher 20 gespeicherten Empfangssignals ermittelt werden. Mit einer ermittelten Rahmenposition kann eine Rahmenentfernungseinheit 24 einen Datenabschnitt 106 aus dem im Speicher 20 gespeicherten Empfangssignal extrahieren. Nachdem durch Ermitteln der Rahmenposition wie oben Rahmensynchronisation hergestellt ist, kann die Rahmenentfernungseinheit 24 bevorzugte demodulierte Daten ausgeben, das heißt, demodulierte Daten ohne signifikante Fehler. Sobald Frequenz-, Phasen-, Takt- und Rahmensynchronisation hergestellt wurden, kann die Datendemodulation unter Verwendung einer konventioneller UW-Ermittlung und Rahmenentfernungstechnik (siehe 14) fortgesetzt werden. Darüber hinaus ist es auch möglich, die Operationen des &Dgr;&ohgr;-Detektors 10, des &Dgr;&PHgr;-Detektors 14 und des BTR-Detektors 18 und so weiter zu beenden.

Ein Empfänger, der den CW-Teil einer Präambel zur Frequenzgewinnung und einen Beginn- der Nachrichten-Teil der Präambel verwendet, um einen Bit- und Beginn- der Nachrichten-Zeitabgleich zu ermitteln, ist in der EP 639 914 A offenbart.

Das in den 10 bis 14 gezeigte eben erläuterte Verfahren hat jedoch die Probleme, die weiter unten im Detail beschrieben werden. Bei diesem Verfahren sind ein CW-Abschnitt 10, ein BTR-Abschnitt 102 und ein UW-Abschnitt notwendig. Deshalb kann die obige Synchronisation, wenn die Präambeln aus einigen, wie in 15 gezeigten Gründen fehlen, nicht hergestellt werden, da sie alle zur Synchronisationsherstellung unentbehrlich sind. In 15 entsprechen die Ziffern, die zu den entsprechenden Abschnittsnummer hinzugefügt wurden, wie etwa (a), (b), (c)... den Ziffern der Rahmen, zu denen die entsprechenden Abschnitte gehören. Im Folgenden wird ein Synchronisationsherstellverfahren mit Bezug auf die 16 bis 20 beschrieben, das frei von diesen Problemen ist. Dieses Verfahren benötigt keine Präambeln. Zunächst wird eine Frequenzsynchronisation hergestellt, gefolgt von Rahmen- und Taktsynchronisation, schließlich bleibt die Herstellung der Taktsynchronisation. Man beachte, dass die Elemente, die die gleiche Funktion wie die in dem vorher angegebenen Stand der Technik haben, das gleiche Bezugszeichen aufweisen.

Wenn der Hauptrahmen empfangen wird, multipliziert bei diesem Verfahren der in 16 gezeigte &Dgr;&ohgr;-Detektor 26 zunächst die Frequenz eines Empfangssignals mit einem Frequenzmultiplikationsverhältnis n, das so bestimmt ist, dass der Wert (rini + jiini) des Empfangssignals zur Zeit ti (i = 1, 2, 3 ...) immer, wie in 17 gezeigt, durch die Multiplikation in einen konstanten Wert (rinM + jiinM) umgewandelt wird, d.h. in eine kontinuierliche Weile. Der &Dgr;&ohgr;-Detektor 26 führt dann das gleiche Verfahren durch wie das, das von dem &Dgr;&ohgr;-Detektor 10 in 10 durchgeführt wird, um den Frequenzfehler in dem Empfangssignal nach der Frequenzmultiplikation zu ermitteln. Da in diesem Stadium das Empfangssignal durch Frequenzmultiplikation bereits in den der kontinuierlichen Welle äquivalenten Wert umgewandelt wurde, kann der &Dgr;&ohgr;-Detektor 26 den Frequenzfehler genau ermitteln. Jedoch wird der von dem &Dgr;&ohgr;-Detektor 26 ermittelte Frequenzfehler aufgrund der Frequenzmultiplikation zu n·&Dgr;&ohgr;. Der &Dgr;&ohgr;-Detektor 26 multipliziert den ermittelten Frequenzfehler schließlich mit 1/n, um den Frequenzfehler &Dgr;&ohgr; des tatsächlichen Empfangssignal zu erhalten. Somit kann in 16 der tatsächliche Frequenzfehler &Dgr;&ohgr; selbst dann erhalten werden, wenn ein CW-Abschnitt 100 nicht verfügbar ist, ungeachtet der Schwankungen des Empfangssignalwerts in einem Hauptrahmen.

Gemäß dem obigen Prozess ermittelt der UW-Detektor 28 dann einen Zeitpunkt, zu dem die Korrelation zwischen dem UW am größten ist und beginnt, das Empfangssignal gemäß der ermittelten Zeiteinteilung in einen Speicher 20 zu schreiben. Takt- und Rahmensynchronisation werden zur gleichen Zeit hergestellt (siehe 18). Man bemerke, dass die Korrelationsermittlung durch den UW-Abschnitt 28 unter Verwendung eines Verfahrens durchgeführt werden muss, das entweder keinen Einfluss auf den Phasenfehler &Dgr;&PHgr; ausübt oder den Einfluss aufheben kann.

Ein in 16 gezeigter &Dgr;&PHgr;-Detektor 30 ermittelt einen Phasenfehler &Dgr;&PHgr; aus einem in einem Speicher 20 gehaltenen Empfangssignal. In einem Phasenmodulationssystem bildet ein moduliertes Signal ein Konstellationsmuster, das einem verwendeten Modulationssystem in einem komplexen Phasenraum mit der Steigung durch ein Maß eines Phasenfehlers &Dgr;&PHgr; entspricht, wenn solch ein Phasenfehler &Dgr;&PHgr; auftritt (siehe 19). Deshalb identifiziert die Steigung das Maß eines Phasenfehlers &Dgr;&PHgr;. Mit anderen Worten kann ein Phasenfehler &Dgr;&PHgr; statt aus einer kontinuierlichen Welle aus einem in einem Speicher 20 gehaltenen modulierten Signal ermittelt werden, wenn ein UW-Abschnitt 104 verwendet wird, der an einen &Dgr;&PHgr;-Detektor 30 geliefert wird, nachdem Rahmensynchronisation hergestellt wurde.

Jedoch hat das in den 16 bis 20 gezeigt Verfahren auch ein Problem darin, dass eine Vielzahl von Rahmen zur Herstellung einer Synchronisation verwendet werden, und somit ist eine Datenübertragung während einer Zeitdauer, wenn diese Rahmen übertragen werden, d.h vom Start der Datenübertragung bis zur Herstellung der Synchronisation, hauptsächlich aufgrund folgender Gründe nicht möglich.

Erstens erfordert eine Frequenzfehlerermittlung im Allgemeinen eine Zeitspanne, auch wenn sie für verschiedene Systeme variiert, die gleich der ist, in welcher ein oder zwei Rahmen übertragen werden. Im Einzelnen wird, vorausgesetzt dass das Verfahren zur Herstellung der Synchronisation zu dem Zeitpunkt gestartet wird, wenn der Rahmen (a) eingegeben wird, ein Signal in dem in den 16 bis 20 gezeigten Verfahren zunächst einer n-fachen Multiplikation unterworfen, um eine kontinuierliche Welle vorzubereiten, die bei einer Ermittlung eines Frequenzfehlers &Dgr;&ohgr; verwendet wird. Diese n-fache Multiplikation multipliziert jedoch nicht nur eine Empfangssignalfrequenz, sondern multipliziert auch Rauschkomponenten, die im Allgemeinen in dem Empfangssignal enthalten sind. Multiplizierte Rauschkomponenten verschlechtern die Genauigkeit der Frequenzfehlerermittlung. Um diese Verschlechterung zu unterdrücken und um wenigstens die gleiche Genauigkeit aufrecht zu erhalten wie die in dem in 10 bis 14 gezeigten Stand der Technik, muss zur Frequenzfehlerermittlung durch Verlängerung einer Zeitspanne oder der dafür verwendeten Zeit eine genügend große Menge an Informationen gesammelt werden, so dass der Einfluss der Rauschkomponenten kompensiert werden kann. Dafür werden im Allgemeinen Daten erforderlich sein, die wenigstens die gleiche Länge haben wie die eines ganzen Rahmens (a) d.h. die Gesamtlänge eines UW-Abschnitts 104 (a) und eines Datenabschnitts 106 (a).

Zweitens ist es aus Stabilitätsgründen wünschenswert, die Ermittlung des Phasenfehlers &Dgr;&PHgr; gleichzeitig mit Erhalt eines UW-Abschnitts 104 auszuführen. Dies verursacht jedoch eine Verzögerung bei der Herstellung der relevanten Synchronisation. Speziell wird, nachdem Takt- und Rahmensynchronisation unter Verwendung eines UW-Abschnitts 104 (b) in dem Rahmen (b) hergestellt ist, eine Phasensynchronisation unter Verwendung eines UW-Abschnitts in dem nächsten Rahmen hergestellt, d.h. UW-Abschnitt 104 (c) in dem Rahmen (c) in 15. Folglich werden Daten, die einem Datenabschnitt 106 (b) im Rahmen (b) vorausgehen, verloren gehen.

EP 349 064 A offenbart die Simulation eines GMSK-Empfängers unter Verwendung einer bekannten Präambel für Rahmen- und Bit-Synchronisation eine nachfolgende Abschätzung einer Anfangsphase und eine übrig bleibende Frequenzverschiebung und deren Kompensation.

Zusammenfassung der Erfindung

Es wäre deshalb wünschenswert, verschiedene Arten von Synchronisationen in einer kurzen Zeit herzustellen, d.h. nur einen UW-Abschnitt in dem anfänglichen Empfangsrahmen zu verwenden, ohne Datenverlust zu verursachen, selbst in einem Fall, in dem eine Präambel oder ein Empfangsrahmen aus einem Grund fehlen oder aus Auslegungsgründen ursprünglich nicht vorgesehen sind. Es wäre auch wünschenswert, einen Datendemodulator vom Hochgeschwindigkeitssynchronisationstyp bereitzustellen, der fähig ist, Datenübertragung unter Verwendung eines Rahmens, der nur aus einem UW-Abschnitt und einem Datenabschnitt besteht, auszuführen.

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird, wenn Daten unter Verwendung eines Rahmens empfangen werden, ein erster Schritt an einem nicht-synchronisierten Empfangssignal ausgeführt. Bei diesem ersten Schritt werden eine Takteinteilung, die bei der Rahmenvorbereitung von einer Senderseite verwendet wird, und die Position von Daten, die in dem Rahmen enthalten sind, aus einem nicht synchronisierten Empfangssignal ermittelt. Das nicht-synchronisierte Empfangssignal wird dann gesampelt und entsprechend der ermittelten Zeiteinteilung und der ermittelten Position gespeichert, so dass Takt- und Rahmensynchronisation bezüglich der Senderseite auf der Empfängerseite hergestellt werden. Das Empfangssignal entsprechend der anfänglich ermittelten Takteinteilung und Datenabschnittsposition kann verwendet werden, um gleichzeitig Frequenz- und Phasensynchronisation herzustellen, mit anderen Worten, wie später beschrieben wird, ohne auf die Ankunft des nächsten Rahmens zu warten. Dies ermöglicht eine Reduzierung der notwendigen Zeitdauer, um alle erforderlichen Synchronisationen herzustellen.

In einem nachfolgenden zweiten Schritt wird ein Frequenzfehler &Dgr;&ohgr; aus dem in dem ersten Schritt gespeicherten Empfangssignal ermittelt. Ein Frequenzfehler &Dgr;&ohgr; kann aufgrund einer Frequenzverschiebung, die in einem Übertragungskanal auftritt, oder aufgrund eines Fehlers einer Schwingungsfrequenz in einem Sender und/oder Empfänger verursacht sein.

In einem dritten Schritt wird eine Kompensation eines Frequenzfehlers &Dgr;&ohgr;, der bei dem im ersten Schritt gespeicherten Empfangssignal auftritt, auf Basis des in dem zweiten Schritt ermittelten Frequenzfehlers &Dgr;&ohgr; durchgeführt, so dass ein Phasenfehler &Dgr;&PHgr; aufgrund einer Phasenverschiebung in einem Übertragungskanal oder aufgrund anderer Ursachen aus dem Empfangssignal mit dem korrigiertem Frequenzfehler bestimmt wird.

In einem vierten Schritt wird das nicht-synchronisierte Empfangssignal einer nachfolgenden Stufe geführt mit einer Verzögerung, die der Zeitdauer entspricht, die notwendig ist, um den ersten und zweiten Schritt zu vollenden, so dass ein verzögerungskompensiertes Prozess-Empfangssignal erzeugt wird.

In einem fünften Schritt werden ein Frequenzfehler &Dgr;&ohgr; und ein Phasenfehler &Dgr;&PHgr;, die bei dem verzögerungskompensierten Prozess-Empfangssignal auftreten, auf Basis des in dem zweiten und dritten Schritt ermittelten Frequenzfehlers &Dgr;&ohgr; und Phasenfehlers &Dgr;&PHgr; kompensiert. Bei dem obigen Vorgehen werden Frequenz- und Phasensynchronisation bezüglich einer Senderseite auf einer Empfängerseite hergestellt. Wenn der vierte Schritt nicht durchgeführt wird, das heißt, wenn ein nicht-synchronisiertes Empfangssignal an den fünften Schritt geliefert wird, ohne diesem in dem vierten Schritt eine Verzögerung mitzugeben, werden folglich Daten über den Frequenzfehler &Dgr;&ohgr; und den Phasenfehler &Dgr;&PHgr; mit einer Verzögerung bezüglich der Zeiteinteilung des Lieferns eines nicht-synchronisierten Empfangssignals an den fünften Schritt geliefert, da der zweite und dritte Schritt einige Zeit benötigen, um vollendet zu werden (d.h. eine Verzögerung in der Verarbeitung verursachend). Folglich kann eine korrekte Kompensation des Frequenzfehlers &Dgr;&ohgr; und des Phasenfehlers &Dgr;&PHgr; nicht durchgeführt werden während einer Zeitdauer, die dieser Verzögerung entspricht, was zu einem Ausbleiben demodulierter Daten führt. Mit anderen Worten kann der vierte Schritt das Auftreten von fehlenden Daten verhindern, wobei eine Datenübertragung mit hoher Qualität und mit verbesserten Echtzeit-Leistungen erreicht wird, selbst wenn ein Rahmen ohne eine Präambel verwendet wird.

Man bemerke, dass beim Ausführen einer bevorzugten Ausführungsform der vorliegenden Erfindung erste und zweite Referenzdaten vorzugsweise vor der Ausführung der ersten bis dritten Schritte vorbereitet werden. Die ersten und zweiten Referenzdaten haben die gleiche Länge wie ein UW, das in einem bei der Übertragung verwendeten Rahmen enthalten ist. Ebenso sind die ersten Referenzdaten mit dem UW identisch und die zweiten Referenzdaten sind eine konjugiert- komplexe davon. Mit diesen zuvor vorbereiteten Daten, ist das folgende erreichbar:

  • (a) Takt- und Rahmensynchronisation werden durch Ermitteln der Zeiteinteilung hergestellt, wenn die Korrelation zwischen einem nicht-synchronisierten Empfangssignal und den ersten Referenzdaten am größten wird;
  • (b) ein Frequenzfehler &Dgr;&ohgr; wird in einem zweiten Schritt durch Ermitteln einer Phasendrehungsgeschwindigkeit ermittelt, basierend auf einem Multiplikationsergebnis eines in dem ersten Schritt gespeicherten Empfangssignals und den zweiten Referenzdaten; und
  • (c) ein Phasenfehler &Dgr;&PHgr; wird in einem dritten Schritt durch einen Phasenvergleich zwischen einem Empfangssignal mit einem korrigierten Frequenzfehler &Dgr;&ohgr; und den ersten Referenzdaten ermittelt.

Mit anderen Worten kann, wenn ein Empfangssignal verwendet wird, für das Rahmen- und Taktsynchronisation bereits hergestellt wurden, eine Frequenz- und Phasensynchronisation in der Verarbeitung hergestellt werden, die für Hochgeschwindigkeitsleistungen geeignet ist, wie etwa eine Korrelationsermittlung oder ein Phasenvergleich zwischen einem Empfangssignal und Referenzdaten oder eine Multiplikation von Empfangsdaten mit Referenzdaten. Dies ist auch wirksam bei der Reduzierung der Zeit, die benötigt wird, um all die erforderlichen Synchronisationen herzustellen. Darüber hinaus kann die Menge an notwendigen Referenzdaten und Datenspeicherkapazität reduziert werden, da Rahmen-, Takt- und Phasensynchronisation unter Verwendung der ersten Referenzdaten hergestellt werden.

Beim Ausführen der bevorzugten Ausführungsform wird ein nicht-synchronisiertes Empfangssignal vorzugsweise vor der Ausführung des ersten Schritts der Verzögerungsermittlung unterzogen, um eine Frequenzverschiebung darin auszulöschen. Dies stellt eine genaue und stabile Ermittlung einer Taktzeiteinteilung und der Position eines Datenabschnitts in einem Rahmen aus dem Empfangssignal sicher, das über einen Kanal übertragen wird, selbst wenn dieser zum Beispiel eine signifikante Frequenzverschiebung verursacht.

Weiterhin ist die bevorzugte Ausführungsform vorteilhafterweise zusätzlich zu der Anwendung, bei denen zufällig die Präambeln fehlen, auf ein System anwendbar, bei dem ein Übertragungsformat von Haus aus ohne Präambel ausgelegt wurde.

Kurze Beschreibung der Zeichnungen

Die obigen und andere Gegenstände, Merkmale und Vorteile werden aus der folgenden Beschreibung der bevorzugten Ausführungsform in Verbindung mit den begleitenden Zeichnungen deutlich, wobei:

1 ein Blockdiagramm ist, das die Struktur eines Datendemodulators gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

2 ein Zeitdiagramm ist, das einen Punkt, an dem eine Synchronisation hergestellt ist, und eine Verzögerungszeit, die von einer Verzögerungseinheit verursacht wird, zeigt;

3 ein Blockdiagramm ist, das die Struktur eines UW-Detektors gemäß dieser Ausführungsform zeigt;

4 eine Zeitdiagramm ist, das die Wirkungsweise eines UW-Detektors gemäß dieser Ausführungsform zeigt;

5 ein vergrößertes Zeitdiagramm für den Teil ist, der in 4 durch eine gestrichelte Linie eingeschlossen ist;

6 ein Blockdiagramm ist, das die Struktur eines &Dgr;&ohgr;-Detektors gemäß dieser Ausführungsform zeigt;

7 ein Blockdiagramm ist, das die Struktur eines &Dgr;&PHgr;-Detektors gemäß dieser Ausführungsform zeigt;

8 ein Zeitdiagramm ist, das einen Zeitablauf zur Herstellung von Synchronisation und zur Demodulation von Daten gemäß dieser Ausführungsform zeigt;

9 ein Blockdiagramm ist, das ein Beispiel einer allgemeinen Rahmenstruktur zeigt;

10 ein Blockdiagramm ist, das die Struktur eines Datendemodulators gemäß einem ersten Stand der Technik zeigt;

11 eine Ansicht einer Phasenebene zeigt, die das Prinzip der Herstellung der Frequenzsynchronisation gemäß dem in 10 gezeigten Stand der Technik erklärt;

12 eine Ansicht einer Phasenebene zeigt, die das Prinzip der Herstellung der Phasensynchronisation gemäß dem in 10 gezeigten Stand der Technik erklärt;

13 ein Zeitdiagramm ist, das das Prinzip der Herstellung der Takt- und Rahmensynchronisation gemäß dem in 10 gezeigten Stand der Technik erklärt;

14 ein Zeitdiagramm ist, das einen Zeitablauf zur Herstellung von Synchronisation und zur Demodulation von Daten gemäß dem in 10 gezeigten Stand der Technik zeigt;

15 ein Blockdiagramm ist, das eine Rahmenstruktur ohne Präambel zeigt;

16 ein Blockdiagramm ist, das die Struktur eines Datendemodulators gemäß einem zweiten Stand der Technik zeigt;

17 eine Ansicht einer Phasenebene ist, die das Prinzip der Erzeugung einer kontinuierlichen Welle gemäß dem in 16 gezeigten Stand der Technik zeigt;

18 ein Zeitdiagramm ist, das das Prinzip der Herstellung der Takt- und Rahmensynchronisation gemäß dem in 16 gezeigten Stand der Technik zeigt;

19 eine Ansicht einer Phasenebene ist, die das Prinzip der Herstellung der Phasensynchronisation gemäß dem in 16 gezeigten Stand der Technik zeigt; und

20 ein Zeitdiagramm ist, das einen Zeitablauf zur Herstellung von Synchronisation und zur Demodulation von Daten gemäß dem in 16 gezeigten Stand der Technik zeigt.

Beschreibung der bevorzugten Ausführungsformen

Basierend auf den begleitenden Zeichnungen werden nun bevorzugte Ausführungsformen beschrieben. Die gleichen Elemente wie die des Stands der Technik werden hier mit den gleichen Bezugszeichen versehen. Solche Elemente, die mit den gleichen Bezugszeichen versehen sind, können die gleiche innere Struktur aufweisen wie die im Stand der Technik, aber ihre Verwendung oder Funktionen sind nicht notwendigerweise die gleichen. Im Folgenden wird oft auf Blockdiagramme Bezug genommen. Dies bedeutet nicht, dass die vorliegende Erfindung nur mittels Hardware durchführbar ist, da es leicht möglich ist, ohne Probleme Software zu verwenden.

Die 1 zeigt die Struktur eines Datendemodulators gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Ein UW-Detektor 32 ermittelt eine Zeiteinteilung, wenn die Eingabe eines UW-Abschnitts 104 eines nicht-synchronisierten Empfangssignals beendet ist (ein Endzeiteinteilung), das heißt, eine Rahmenposition. Er ermittelt auch eine Referenzzeit für ein Empfangssignal oder eine Taktzeiteinteilung. Ein Speicher 34, der ein Schieberegister mit der gleichen Länge wie der UW-Abschnitt 104 aufweist, empfängt und speichert ein Empfangssignal in Synchronisation mit einem Oversampeltakt zwischen und beendet die Zwischenspeicherungsoperation in Synchronisation mit der von dem UW-Detektor 32 ermittelten Zeiteinteilung. Somit sind Takt- und Rahmensynchronisation hergestellt. Danach ermitteln ein &Dgr;&ohgr;-Detektor 36 und ein &Dgr;&PHgr;-Detektor 38 einen Frequenzfehler &Dgr;&ohgr; bzw. einen Phasenfehler &Dgr;&PHgr; unter Verwendung eines in einem Speicher 34 gehaltenen Signals, genauer in einem UW-Abschnitt 104 darin. Bei der Ermittlung eines Phasenfehlers &Dgr;&PHgr;, verwendet der &Dgr;&PHgr;-Detektor 38 einen Frequenzfehler &Dgr;&ohgr;, der von dem &Dgr;&ohgr;-Detektor 36 ermittelt wurde. Der &Dgr;&ohgr;-Detektor 36 und der &Dgr;&PHgr;-Detektor 38 liefern dann ihre ermittelten Fehler in einen komplexen Phasendreher 40. Der komplexe Phasendreher 40, der auch ein Signal von einer Verzögerungseinheit 42 empfängt, multipliziert wiederum das Empfangssignal mit einer Phasendrehungskomponente e–j(&Dgr;&ohgr;t+&Dgr;&PHgr;), die dem gelieferten Frequenzfehler &Dgr;&ohgr; und dem Phasenfehler &Dgr;&PHgr; entspricht, wodurch die Daten in dem Empfangssignal demoduliert werden. Auf diese Weise werden durch den &Dgr;&ohgr;-Detektor 36 und den &Dgr;&PHgr;-Detektor 38 und den komplexen Phasendreher 40 Frequenz- und Phasensynchronisation hergestellt. Bei dem obigen Verfahren liefert eine Verzögerungseinheit 42 ein Empfangssignal in einen komplexen Phasendreher 40 mit einer Verzögerung, die der Verzögerung entspricht, die in den Prozessen durch den &Dgr;&ohgr;-Detektor 36 und den &Dgr;&PHgr;-Detektor 38, wie in 2 gezeigt, auftreten.

Ein erstes charakteristisches Merkmal der bevorzugten Ausführungsform liegt in der Tatsache, dass Takt- und Phasensynchronisation vor der Herstellung von Frequenz- und Phasensynchronisation hergestellt werden. Um genau zu sein, wird eine Takt- und Phasensynchronisation in solch einer Operation hergestellt, dass der Speicher nach und nach ein Empfangssignal in Synchronisation mit einem Oversampeltakt zwischenspeichert und das Zwischenspeichern bei Ankunft einer ermittelten Rahmenposition stoppt. Durch das Stoppen der obigen Zwischenspeicheroperation werden Informationen bezüglich einer Taktzeiteinteilung und einer Rahmenposition verfügbar. Dieses Verfahren benötigt weder ein UW noch ein BTR. Somit kann eine Takt- und Rahmensynchronisation unter Verwendung eines UW-Abschnitts 104 (a) in dem ersten Rahmen (a), wie in 2 gezeigt, hergestellt werden, selbst wenn eine Präambel fehlt (siehe 15). Darüber hinaus kann eine Frequenz- und Phasensynchronisation in einem Verfahren hergestellt werden, das für Hochgeschwindigkeitsanwendungen anwendbar ist, wie etwa eine konjugiert komplexe Multiplikation oder ein Phasenvergleich zwischen dem im Speicher 34 gehaltenen UW und Referenzdaten (wird später beschreiben), da der Speicher 34 ein UW empfängt und zwischenspeichert, das in dem UW-Abschnitt 104 des Empfangssignals übertragen wurde.

Ein zweites charakteristisches Merkmal der bevorzugten Ausführungsform liegt in der Tatsache, dass Frequenz- und Phasensynchronisation durch wiederholte Verwendung eines im Speicher 34 zwischengespeicherten UWs in einer kurzen Zeit im Wesentlichen gleichzeitig hergestellt werden (d.h. ohne auf die Ankunft des nächsten UW-Abschnitts 104 zu warten). Mit anderen Worten kann mehr als eine Verfahrensoperation unter Verwendung eines UW parallel ausgeführt werden, wenn das UW im Speicher 34 gehalten ist, was dazu führt, dass die notwendige Zeitdauer zur Herstellung einer erforderlichen Synchronisation verringert werden kann. Weiterhin kann eine Frequenz- und Phasensynchronisation unter Verwendung des im Speicher 34 gespeicherten UWs mit einer komplizierten gleichzeitig ablaufenden Symboloperation hergestellt werden, wie etwa eine konjugiert komplexe Multiplikation und ein Phasenvergleich, und auch dies trägt zu einer Verminderung der notwendigen Zeitdauer bei, um das Verfahren zu vollenden. Darüber hinaus können Referenzdaten bei all diesen Operationen gemeinsam verwendet werden, da Referenzdaten, die bei einer konjugiert komplexen Multiplikation und einem Phasenvergleich zu verwenden sind, teilweise die gleichen sind wie die Referenzdaten, die von dem UW-Detektor 32 bei der Korrelationsermittlung zu verwenden sind.

Ein drittes charakteristisches Merkmal der bevorzugten Ausführungsform liegt in der Tatsache, dass eine Verzögerungseinheit 42 vorgesehen ist, die eine ununterbrochene Datendemodulation ermöglicht trotz einer Verzögerung, die in dem Prozess durch den &Dgr;&ohgr;-Detektor 36 und den &Dgr;&PHgr;-Detektor 38 auftritt. Das heißt, da Daten ohne fehlende Daten vom eigentlichen Beginn des Datenabschnitts 106 (a) des Anfangsrahmens (a) in 15 demoduliert werden können, sind für die Nutzer demodulierte Daten mit einer höheren Qualität verglichen mit dem Stand der Technik verfügbar. Dies ist besonders vorteilhaft bei Signalübertragungen, wie etwa eine Faksimile-Übertragung, bei der fehlende Daten die Übertragungsqualität ernsthaft beschädigen. Zusätzlich kann die Verzögerung, mit der die Verzögerungseinheit 42 ein Signal an ihren nachfolgenden Schritt liefert, reduziert werden, was zu einer kürzeren Verzögerung in dem gesamten in 1 gezeigten Prozess führt, da die Prozessverzögerung, von der angenommen wird, dass sie von dem &Dgr;&ohgr;-Detektor 36 und dem &Dgr;&PHgr;-Detektor 38 verursacht wird, aufgrund der parallelen Ausführung der Prozesse zur Herstellung des Frequenzsystems und der Phasensynchronisation, was die gleichzeitige Ausführung von komplizierten Symboloperationen einschließt, unterdrückt ist. Dies führt zu einer verbesserten Echtzeit-Leistung, was die Verwendbarkeit dieser Vorrichtung sicherstellt, wenn eine hohe Echtzeit-Leistung erforderlich ist, zum Beispiel bei Audio-Rahmenübertragungen.

Ein viertes charakteristisches Merkmal der bevorzugten Ausführungsform liegt in der Tatsache, dass sie auf eine Datenübertragung anwendbar ist, die Rahmen verwendet, welche ursprünglich zum Zeitpunkt der Auslegung oder in der Praxis ohne Präambel ausgelegt sind. Der in den 16 bis 20 gezeigte Stand der Technik ist im Wesentlichen ausgelegt, um mit Situationen klarzukommen, in denen eine Präambel aufgrund eines zufälligen Ereignisses fehlt. Diese Ausführungsform beabsichtigt dagegen, mit einem Rahmen umzugehen, der ursprünglich so ausgelegt ist, dass er keine Präambel enthält, wodurch der Vorbereitungsprozess durch den Sender vereinfacht ist. Diese Ausführungsform ist offensichtlich auch auf Fälle anwendbar, bei denen eine Präambel fehlt.

Ein fünftes charakteristisches Merkmal der bevorzugten Ausführungsform liegt in der Tatsache, dass, wie später beschrieben, der UW-Detektor 32 eine Verzögerungsermittlung bezüglich eines Empfangssignals ausführt. Damit können Rahmenposition und Taktzeiteinteilung korrekt und stabil ermittelt werden.

Im Folgenden werden entsprechende, in 1 gezeigte Teile genauer beschrieben. In 3 umfasst ein UW-Detektor 32 eine Verzögerungsermittlungsschaltung einschließlich einer Verzögerungseinheit 44 und eines Multiplizierers 46. Die Verzögerungseinheit 44 verzögert einen Signalempfang um ein Maß, das gleich einer gegebenen Zahl von Symbolen ist, und der Multiplizierer 46 multipliziert das verzögerte Empfangssignal mit einem Empfangssignal ohne Verzögerung, um dadurch eine Verzögerungsermittlung bezüglich des gelieferten Empfangssignal durchzuführen. Ein Rahmen-/Taktsynchronisationsschieberegister 47, das hinter der Verzögerungsermittlungsschaltung vorgesehen ist, oversampelt zunächst das verzögerungsermittelte Empfangssignal in Überseinstimmung mit einem Oversamplingtakt, der n-Mal (mit n einer natürlichen Zahl von 2 oder größer) so schnell ist wie eine bekannte und vorbestimmte Symbolrate (eine reziproke Zahl einer Symbollänge in einem Empfangssignal) und speichert es zwischen, so dass es die Signale darin in Synchronisation mit dem oversampelten Takt sequentiell verschiebt.

Auf der anderen Seite gibt ein erster Referenzdatengenerator 48 Symbolserien aus, die die gleiche Länge und den gleichen Wert aufweisen wie die eines UWs (um genau zu sein, einen UW-Wert, der bei der Verzögerungsermittlung erhalten wird), d. h. erste Referenzdaten. Ein Multiplizierer 50 multipliziert entsprechende Symbole, die in einem Schieberegister 47 gehalten werden, mit entsprechenden ersten Referenzdaten, so dass ein Addierer 52 die von dem Multiplizierer 50 erhaltenen multiplizierten Ergebnisse aufsummiert. Ein Peak-Detektor 54 ermittelt dann einen Peak, der in der Summe auftritt, und gibt ein Signal aus, das den Zeitpunkt bestimmt. Die von dem Addierer 52 erhaltene Summe stellt die Korrelation zwischen einem Symbolfeld, das von dem Schieberegister 47 ausgegeben wurde, und den ersten Referenzdaten, die von dem ersten Referenzdatengenerator 48 ausgegeben wurden, dar. Ein Peak erscheint in der Summe, wenn das Symbolfeld identisch mit einem UW ist (um genau zu sein, mit einem UW Wert, der bei der Verzögerungsermittlung erhalten wurde) (siehe 4 und 5). Somit ist es durch Ermittlung eines Peaks möglich, den Zeitpunkt zu ermitteln, bei welchem die Eingabe des UW-Abschnitts 104 abgeschlossen ist, d.h. eine Rahmenposition. Die ermittelte Rahmenposition ist auch synchron mit einem Takt, der auf der Senderseite verwendet wird. Somit kann durch das Anhalten einer Eingabeoperation eines Empfangssignals in einen Speicher 34 beim Erfassen einer Rahmenposition ein UW in einem Speicher gehalten werden, so dass Rahmen- und Taktsynchronisation gleichzeitig hergestellt werden können.

6 zeigt die Struktur eines &Dgr;&ohgr;-Detektors 36, der einen zweiten Referenzdatengenerator 56 umfasst. Die zweiten Referenzdaten sind konjugiert komplex zu einem UW und weisen die gleiche Länge wie ein UW auf. Die Multiplizierer 58 multiplizieren jedes der entsprechenden Symbole, die die zweiten Referenzdaten bilden, mit einem im Speicher 34 gehaltenen entsprechenden Symbol. Vorausgesetzt, dass jedes der Symbole in einem UW als (r + ji) und ein entsprechendes Symbol für die zweiten Referenzdaten somit als (r + ji) ausgedrückt ist, wird ein Produkt der zwei Symbole als (r2 + i2) ausgedrückt. Betrachtet man einen Frequenzfehler &Dgr;&ohgr; und einen Phasenfehler &Dgr;&PHgr;, die im Allgemeinen in einem in einem Speicher 34 zwischengespeicherten UW gefunden werden, wird eine Ausgabe von jedem der Multiplizierer 58 als ej(&Dgr;&ohgr;t+&Dgr;&PHgr;)(r2 + i2) ausgedrückt. Wenn Daten unter Verwendung eines Systems moduliert wurden, das mit keiner Amplitudenmodulationskomponente verbunden ist, bildet ein Satz der von den Multiplizierern 58 ausgegebenen Signale einen Kreis mit einem Radius von r2 + i2, der in der gleiche Art und Weise wie kontinuierliche Wellen seinen Ursprung als Mittelpunkt hat. Die somit erhaltene kontinuierliche Welle wird in einem kontinuierliche Welle-Datenspeicher 60 gespeichert und weiter an einen Frequenzrechner 62 geliefert. Der Frequenzrechner 62 ermittelt die Geschwindigkeit der Phasendrehung, die in der kontinuierliche Welle mit einer Anzahl m von Symbolen auftritt, um dadurch einen Frequenzfehler &Dgr;&ohgr; zu ermitteln.

7 zeigt die Struktur des &Dgr;&PHgr;-Detektors 38. Ein komplexer Phasendreher multipliziert ein in einem Speicher 34 gehaltenes UW mit einer Phasendrehungskomponente e–j&Dgr;&ohgr;t, die dem von dem &Dgr;&ohgr;-Detektor 38 ermittelten Frequenzfehler &Dgr;&ohgr; entspricht, um dadurch den Frequenzfehler &Dgr;&ohgr; zu kompensieren. Ein frequenzkorrigierter Datenspeicher 64 ist ein Schieberegister mit der gleichen Länge wie ein UW zum Speichern der Daten, deren Phase mit der der ersten Referenzdaten von einem Phasendetektor (PD) 66 zu vergleichen ist. Da diese Daten, die in einem frequenzkorrigierten Datenspeicher 64 gehaltenen werden, einem UW entsprechen, ist eine bei dem obigen Phasenvergleich durch PDs 66 erhaltene Phasendifferenz gleich einem Phasenfehler &Dgr;&PHgr;. Um Schwankungen aufgrund von Rauschen in einem ermittelten Ergebnis zu unterdrücken, berechnet ein Mittelwertrechner 68 einen Mittelwert der Phasenfehler &Dgr;&PHgr;, die von allen PDs 66 bereitgestellt werden, und gibt den Mittelwert als einen ermittelten Phasenfehlerwert &Dgr;&PHgr; aus. Der so erhaltenen Phasenfehler &Dgr;&PHgr; wird an einen komplexen Phasendreher 40 geliefert, an den auch der Frequenzfehler &Dgr;&ohgr; von dem &Dgr;&ohgr;-Detektor 36 geliefert wurde. Unter Verwendung eines Phasenfehlers &Dgr;&PHgr; und des gelieferten Frequenzfehlers &Dgr;&ohgr; stellt der komplexe Phasendreher 40 gleichzeitig eine Frequenz- und Phasensynchronisation her. Auf der anderen Seite wird eine Verzögerung, die in dem Verfahren durch den &Dgr;&ohgr;-Detektor 36 und den &Dgr;&PHgr;-Detektor 38 auftritt, durch eine Verzögerungseinheit 42 kompensiert. Aufgrund des Obigen gehen keine Daten verloren. Wie oben beschrieben, können Daten aus einem Empfangssignal, das keine Präambel umfasst, unter Verhinderung eines Verlustes seines Anfangsrahmens (siehe 8) demoduliert werden.

Wenn auch in der obigen Beschreibung zu 3 eine Verzögerungsermittlungsschaltung erwähnt ist, ist die vorliegende Erfindung auch auf Empfänger anwendbar, bei denen keine Verzögerungsermittlung durchgeführt wird, und auf andere Modulationssystem als PSK, die oft mit einer Verzögerungsermittlung in einem Empfänger funktionieren. Für das Prinzip und die Modifikation der Verzögerungsermittlung sei auf die betreffenden Dokumente im Stand der Technik verwiesen. Eine Verzögerungsermittlung kann einen Frequenzfehler in einem Empfangs-UW auslöschen. Dies ist der Grund, warum der UW-Detektor 32 hier eine Verzögerungsermittlung einsetzt, und der Einsatz einer Verzögerungsermittlung durch eine UW-Ermittlung 32 ist bevorzugt, wenn die vorliegende Erfindung auf Übertragungskanäle angewandt wird, die zum Beispiel eine signifikante Frequenzverschiebung verursachen.

Alternativ kann ein Talsohlen-Detektor anstelle eines Peakdetektors 54 verwendet werden, um ein Minimum anstelle eines Peaks, die in der Summe auftritt, zu ermitteln. Ein Mittelwertrechner 68 kann weggelassen werden, wenn die Ermittlungsschwankungen als klein angenommen werden. Das Ausmaß der Verzögerung, das durch das Verfahren des &Dgr;&ohgr;-Detektors 36 und &Dgr;&PHgr;-Detektors 38 verursacht wird, kann aus Auslegungsinformationen bezüglich dieser Detektoren und empirischer Informationen bekannt sein. Wenn auch Mittel zum Erzeugen eines Oversampelns oder anderer Takte nicht in den begleitenden Zeichnungen gezeigt sind, so sind diese Struktur und die Erzeugungsverfahren dem Fachmann gut bekannt.


Anspruch[de]
Verfahren zum Herstellen einer Synchronisation, umfassend:

einen ersten Schritt (32, 34) der simultanen Herstellung einer Taktsynchronisation und einer Rahmensynchronisation auf einer Empfängerseite entsprechend einer Senderseite, wenn mit Rahmen versehene Daten als nicht-synchronisiertes Empfangssignal empfangen werden, durch Sampeln und Zwischenspeichern des nicht synchronisierten Empfangssignals in Übereinstimmung mit einer Takteinteilung und einer Rahmenposition, beide aus dem nicht synchronisierten Empfangssignal ermittelt, um so ein takt- und rahmensynchronisiertes Empfangssignal zu erzeugen, wobei die Takteinteilung die Einteilung eines Taktes ist, der bei der Herstellung eines Rahmens auf der Senderseite benutzt wird, wobei die Rahmenposition eine Position von Daten in dem Rahmen ist;

einen zweiten Schritt (36) des Ermittelns eines Frequenzfehlers eines Trägers, der zur Übertragung der mit Rahmen versehen Daten benutzt wird, aus dem takt- und rahmensynchronisierten Empfangssignal;

einen dritten Schritt (38) des Ermittelns eines Phasenfehlers des Trägers aus dem takt- und rahmensynchronisierten Empfangssignal, wobei der Frequenzfehler, der im zweiten Schritt ermittelt wurde, verwendet wird, um eine Phasendrehung zu beseitigen, die durch den Frequenzfehler aus dem takt- und rahmensynchronisierten Empfangssignal resultiert:

einen vierten Schritt (42) des Erzeugens eines verzögerungskompensierten Empfangssignals durch Verzögern des nicht synchronisierten Empfangssignals entsprechend einer Zeitperiode, die erforderlich ist, um den zweiten und den dritten Schritt zu vollenden; und

einen fünften Schritt (40) der gleichzeitigen Herstellung einer Frequenz- und Phasensynchronisation auf der Empfängerseite entsprechend der Senderseite durch Kompensation einer Phasendrehung und einer Phasenverschiebung in dem verzögerungskompensierten Empfangssignal auf der Basis des Frequenzfehlers und des Phasenfehlers, der im zweiten und dritten Schritt ermittelt wurde.
Verfahren zum Herstellen der Synchronisation nach Anspruch 1, wobei

erste und zweite Referenzdaten mit derselben Länge wie ein einmaliges Wort, das in dem Rahmen enthalten sein soll, hergestellt werden (48, 56), bevor der erste bis dritte Schritt ausgeführt wird, wobei die ersten Referenzdaten identisch mit dem einmaligen Wort sind, wobei die zweiten Referenzdaten die komplex konjugierten der ersten Referenzdaten (48, 56) sind; und

die Zeiteinteilungserkennung im ersten Schritt, die Frequenzfehlererkennung im zweiten Schritt und die Phasenfehlererkennung im dritten Schritt jeweils ausgeführt werden durch Ermitteln einer Zeiteinteilung, wenn eine Korrelation zwischen dem nicht-synchronisierten Empfangssignal und den ersten Referenzdaten am größten wird, durch Ermitteln einer Phasendrehungsgeschwindigkeit, basierend auf dem Multiplikationsergebnis des takt- und rahmensynchronisierten Empfangssignals mit den zweiten Referenzdaten, und durch Vergleichen der Phasen eines Empfangssignals mit kompensiertem Frequenzfehler mit den ersten Referenzdaten (5070).
Verfahren nach Anspruch 1, wobei das nicht-synchronisierte Empfangssignal vor der Ausführung des ersten Schritts einer Verzögerung unterworfen wird. Daten-Demodulator, umfassend:

erste Synchronisierungsmittel (32, 34) zur simultanen Herstellung einer Taktsynchronisation und einer Rahmensynchronisation einer Empfängerseite entsprechend einer Senderseite, wenn mit Rahmen versehene Daten als nicht-synchronisiertes Empfangssignal empfangen werden, durch Sampeln und Zwischenspeichern des nicht-synchronisierten Empfangssignals in Übereinstimmung mit einer Takteinteilung und einer Rahmenposition, beide ermittelt aus dem nicht-synchronisierten Empfangssignal, um so ein takt- und rahmensynchronisiertes Empfangssignal zu erzeugen, wobei die Takteinteilung eine Einteilung eines Taktes ist, der bei der Herstellung eines Rahmens auf der Senderseite benutzt wurde, und wobei die Rahmenposition eine Position von Daten in dem Rahmen ist;

Frequenzfehlerermittlungsmittel (36) zum Ermitteln eines Frequenzfehlers eines Trägers, benutzt zum Übermitteln der mit Rahmen versehenen Daten, aus dem takt- und rahmensynchronisierten Empfangssignal;

Phasenfehlerermittlungsmittel (38) zum Ermitteln eines Phasenfehlers des Trägers aus dem takt- und rahmensynchronisierten Empfangssignal, wobei der Frequenzfehler, der durch die Frequenzfehlerermittlungsmittel ermittelt wird, benutzt wird, um eine Phasendrehung, die durch den Frequenzfehler bedingt ist, aus dem takt- und rahmensynchronisierten Empfangssignal zu beseitigen;

Verzögerungsmittel zum Erzeugen eines verzögerungskompensierten Empfangssignals (42) durch Verzögern des nicht-synchronisierten Empfangssignals entsprechend einer Zeitperiode, die erforderlich ist, um die Arbeit des Frequenzfehlerermittlungsmittels und des Phasenfehlerermittlungsmittels zu vollenden; und

zweite Synchronisierungsmittel (40) zur simultanen Herstellung einer Frequenzsynchronisation und einer Phasensynchronisation auf der Empfängerseite entsprechend der Senderseite durch Kompensieren einer Phasendrehung und einer Phasenverschiebung in dem verzögerungskompensierten Empfangssignal auf der Basis des Frequenzfehlers und des Phasenfehlers, der in dem Frequenzfehlerermittlungsmittel und dem Phasenfehlerermittlungsmittel ermittelt wurde.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com