PatentDe  


No Patent No Titel
1 DE102007019548A1 Ein Verfahren und eine Vorrichtung zur frühzeitigen Schreibbeendigung bei einem Halbleiterspeicher
2 DE10154879B4 Halbleiterspeicherbauelement mit Bitleitungen
3 DE60028392T2 ANORDNUNG ZUR REDUZIERUNG VON KOPPELUNGSTÖRUNGEN ZWISCHEN BITLEITUNGEN
4 DE10146185B4 Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher
5 DE102005056351A1 Speichervorrichtung, Speichersteuereinheit und Verfahren zum Betreiben derselben
6 EP1216478 ANORDNUNG ZUR REDUZIERUNG VON KOPPELUNGSTÖRUNGEN ZWISCHEN BITLEITUNGEN
7 EP1658616 HALBLEITER-SPEICHERBAUELEMENT, UND VERFAHREN ZUM BETRIEB EINES HALBLEITER-SPEICHERBAUELEMENTS
8 DE69830972T2 Speichermatrix mit reduziertem Ladestrom
9 EP1031990 Referenzspannungsgenerator für eine integrierte Schaltung wie eine dynamische Speicherschaltung mit wahlfreiem Zugriff (DRAM)
10 DE102004053486A1 Integrierter Halbleiterspeicher
11 EP0997911 Klemmschaltung und -verfahren für dynamische Speicher mit wahlfreiem Zugriff
12 DE60017121T2 PLATTENLEITUNGSLESEN
13 DE69828547T2 Verbesserte Abgleichschaltungen für dynamischen Zugriffspeicher und Verfahren dafür
14 EP0924710 Speichermatrix mit reduziertem Ladestrom
15 DE10344959A1 Synchrone RAM-Speicherschaltung
16 DE10132920B4 Speichervorrichtung mit einer Speicherzelle und einer Bewertungsschaltung
17 DE69915704T2 AMPIC DRAM
18 EP0889480 Verbesserte Abgleichschaltungen für dynamischen Zugriffspeicher und Verfahren dafür
19 EP1181694 PLATTENLEITUNGSLESEN
20 DE69823427T2 Halbleiterspeicheranordnung
21 DE69725211T2 Datenhalteschaltung für den Lesebetrieb einer Speicheranordnung
22 EP0892409 Halbleiterspeicheranordnung
23 EP1177558 AMPIC DRAM
24 DE69629068T2 Halbleiterspeicheranordnung
25 DE10240345B3 Ausleseschaltung für eine dynamische Speicherschaltung
26 DE10085476T1 Methode und Einrichtung zur Beschleunigung des Signalausgleichs zwischen einem Paar von Signalleitungen
27 DE69530266T2 Halbleiterspeicheranordnung
28 EP0809253 Datenverriegelungsschaltung für den Lesebetrieb einer Speicheranordnung
29 DE69626469T2 Leseverstärker für oder in Beziehung auf Halbleiterspeicheranordnungen
30 DE69626075T2 Anordnung und Verfahren zur Ausführung eines Datenpfads mit Gebrauch von nicht differentieller Strommodustechnik
31 EP0897181 Schaltungsvorrichtung für die Bewertung des Dateninhalts von Speicherzellen
32 DE10246179A1 Halbleiterspeichervorrichtung, die mit hoher Geschwindigkeit lesen kann
33 EP0732700 Halbleiterspeicheranordnung
34 DE69625038T2 Dynamischer Direktzugriffsspeicher
35 EP0717415 Halbleiterspeicheranordnung
36 DE69528001T2 Halbleiterspeicheranordnung
37 DE10146185A1 Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher
38 EP0777234 Leseverstärker für oder in Beziehung auf Halbleiterspeicheranordnungen
39 EP0764952 Anordnung und Verfahren zur Ausführung eines Datenpfads mit Gebrauch von nicht differentieller Strommodustechnik
40 DE10132920A1 Bewertungsschaltung für einen DRAM
41 DE10131007A1 Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins
42 EP1262994 Anordnung und Verfahren zur Ausführung eines Datenpfads mit Gebrauch von nicht differentieller Strommodustechnik
43 DE69623466T2 EINSEITIGES LESEN UNTER VERWENDUNG VON BITLEITUNGEN FÜR DRAM
44 EP0793237 Dynamischer Direktzugriffsspeicher
45 DE10130363A1 Integrierte Speicherschaltung und Verfahren zum Auslesen eines Datums aus einer Speicherzelle
46 DE69526834T2 Halbleiterspeicher
47 DE60000159T2 Halbleiter-Vorrichtung mit niedrigerem Leistungsverbrauch
48 EP0830685 EINSEITIGES LESEN UNTER VERWENDUNG VON BITLEITUNGEN FÜR DRAM
49 EP1043728 Halbleiterspeicheranordnung
50 DE69429289T2 Synchroner dynamischer Direktzugriffspeicher
51 EP0712134 Halbleiterspeicher
52 EP1083571 Halbleiter-Vorrichtung mit niedrigerem Leistungsverbrauch
53 DE69614905T2 Bitleitungsvorladungsstrombegrenzer für CMOS dynamische Speicher
54 DE10010886C1 Leseverstärkerteilschaltung für einen DRAM-Speicher und entsprechender DRAM-Speicher
55 EP0902433 Synchroner dynamischer Direktzugriffspeicher
56 DE10058227A1 Halbleiterspeicherbauelement, Durchlass-/Zwischenspeichereinheit hierfür und zugehöriges Datenübertragungsverfahren
57 DE69612728T2 STRUKTUR UND VERFAHREN ZUR STEUERUNG VON INTERNEN ARBEITSGÄNGEN EINES DRAM SPEICHER
58 EP0732701 Bitleitungsvorladungsstrombegrenzer für CMOS dynamische Speicher
59 EP0901682 LESEVERSTÄRKER FÜR HALBLEITERSPEICHERZELLEN MIT EINER EINRICHTUNG ZUR KOMPENSATION VON SCHWELLENSPANNUNGSUNTERSCHIEDEN BEI DEN LESEVERSTÄRKERTRANSISTOREN
60 EP1124231 Speicherbaustein mit geringer Zugriffszeit
61 DE10009346A1 Schreib-/Leseverstärker mit Vertikaltransistoren für DRAM-Speicher
62 DE10061769A1 Halbleiterspeicherbaustein
63 DE69520333T2 Halbleiterspeicher
64 DE10004110A1 Verfahren und Schaltungsanordnung zur Lese/Schreibsteuerung eines synchronen Speichers
65 DE10065785A1 Halbleiterspeichervorrichtung
66 DE10065476A1 Halbleiter-Speicheranordnung und Verfahren für deren Bit-Leitungsverbindung
67 EP1103979 Dynamische Speicheranordnung mit wahlfreiem Zugriff (DRAM) sowie entsprechendes Leseverfahren
68 EP0789917 STRUKTUR UND VERFAHREN ZUR STEUERUNG VON INTERNEN ARBEITSGÄNGEN EINES DRAM SPEICHER
69 DE69519535T2 Kopierverfahren für eine DRAM-Seite
70 EP0717414 Halbleiterspeicher
71 EP1081714 DRAM zur Speicherung von Daten in Zellenpaaren
72 DE69800290T2 Leseverfahren und Schaltung für dynamischen Speicher
73 DE69517807T2 Generatorschaltung zur Modulierung der Neigung eines Signals, insbesondere für Lesedatenverriegelungsschaltungen
74 EP0676767 Kopierverfahren für eine DRAM-Seite
75 EP0887804 Leseverfahren und Schaltung für dynamischen Speicher
76 DE69422786T2 Dynamischer Speicher mit einer Massensteuerschaltung
77 DE69422349T2 Dynamische Direktzugriffspeicher-Anordnung für schnellen sequentiellen Zugriff, mit Leseverstärkern, die unabhängig vom Zeilen-Adresspuffer sind und als Cache-Speicher dienen
78 EP0756285 Generatorschaltung zur Modulierung der Neigung eines Signals, insbesondere für Lesedatenverriegelungsschaltungen
79 DE69606065T2 DYNAMISCHER SPEICHER MIT NIEDRIGER SPANNUNG
80 DE19963497A1 Apparat und Verfahren für die Durchführung von Datenleseoperationen in einem DDR-SDRAM
81 DE69606170T2 Halbleiterspeicheranordnung
82 DE19956465A1 Steuerschaltung für einen Daten-E/A-Puffer
83 DE69422120T2 Synchroner dynamischer Speicher mit wahlfreiem Zugriff
84 EP0654789 Dynamischer Speicher mit einer Massensteuerschaltung
85 EP0813208 Halbleiterspeicheranordnung
86 EP0867026 DYNAMISCHER SPEICHER MIT NIEDRIGER SPANNUNG
87 EP0639835 Dynamische Direktzugriffspeicher-Anordnung für schnellen sequentiellen Zugriff, mit Leseverstärkern, die unabhängig vom Zeilen-Adresspuffer sind und als Cache-Speicher dienen
88 EP0646928 Synchroner dynamischer Speicher mit wahlfreiem Zugriff
89 DE69324064T2 Halbleiterspeicheranordnung mit zwischen Speicherzellenmatrizen geteiltem Einzeldatenleitungspaar
90 DE69418153T2 Speicheranordnung und serielle/parallele Datenwandlerschaltung
91 DE69417994T2 Speicheranordnung
92 DE69228203T2 Dynamische Direktzugriffspeicheranordnung mit seriellaktivierten Abfühlverstärkerschaltungsarrays
93 DE69322190T2 Direktzugriffspeicheranordnung mit einer Adressierungsabteilung und/oder einem Datenübertragungsweg, angewendet in einer Fliessbandarchitektur
94 EP0913831 Platz optimierende Anordnung eines Hauptdatenleitungsschalter
95 EP0655741 Speicheranordnung und serielle/parallele Datenwandlerschaltung
96 DE69414459T2 Dynamischer Speicher mit Referenzzellen
97 EP0654790 Speicheranordnung
98 DE69322311T2 Halbleiterspeicheranordnung
99 EP0573046 Halbleiterspeicheranordnung mit zwischen Speicherzellenmatrizen geteiltem Einzeldatenleitungspaar
100 EP0663667 Integrierte Halbleiterspeicherschaltung und Verfahren zu ihrem Betrieb
1 2

IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com