PatentDe  


No Patent No Titel
101 EP1419559 Verfahren zur Reduzierung von elektromagnetischer Abstrahlung für geschirmte Steckverbinder
102 DE102006015106A1 Bereitstellen eines erweiterten Speicherschutzes
103 EP1377898 VERFAHREN UND VORRICHTUNG FÜR EINEN REKONFIGURIERBAREN PROZESSOR
104 EP0847011 Verfahren zur Verminderung der Anzahl von Kohärenz-Zyklen in einem verzeichnisbasierten Cachekohärenz-Speichersystem unter Verwendung eines Speicherzustands-Cachespeichers
105 EP0815513 MEHRPROZESSOR-CACHESPEICHERKOHÄRENZPROTOKOLL FÜR EINEN LOKALBUS
106 EP1468421 VERFAHREN UND VORRICHTUNG ZUR PROGRAMMIERUNG EINES PHASENÄNDERUNGSSPEICHERS
107 EP1687712 VERFAHREN UND VORRICHTUNGEN ZUM ERZEUGEN EINER VERZÖGERUNG DURCH VERWENDUNG EINES ZÄHLERS
108 EP1687716 VERFAHREN, SYSTEM UND PROGRAMM ZUR SCHALTUNG MIT EINEM NETZWERKADAPTER ZUR UNTERSTÜTZUNG MEHRERER EINRICHTUNGEN
109 EP1687714 EINRICHTUNG, SYSTEM UND VERFAHREN ZUR ERKENNUNG UND ABWICKLUNG EINES FEHLAUSGERICHTETEN DATENZUGRIFFS
110 EP0753215 ELEKTROSTATISCHE ENTLADUNGSSCHUTZSCHALTUNGEN UNTER VERWENDUNG POLARISIERTER UND ABGESCHLOSSENER PNP TRANSISTORKETTEN
111 DE60211219T2 AM KOPF ANGEBRACHTE ANZEIGE
112 EP0789872 VERFAHREN UND APPARAT ZUM HERSTELLEN EINER SERIELLEN SCHNITTSTELLE FÜR ISOCHRONE UND ASYNCHRONE PERIPHERIEGERÄTE
113 DE60026539T2 EIN-/AUSGABEADRESSÜBERSETZUNG IN EINER BRÜCKE IN UNMITTELBARER NÄHE EINES LOKALEN EIN-/AUSGABEBUSES
114 DE60118222T2 SKALIEREN VON BILDERN
115 DE112004001783T5 Thermisches Kopplungsmaterial mit ausgerichteten Kohlenstoffnanoröhrchen
116 EP1671230 EFFIZIENTE SYSTEMVERWALTUNGSSYNCHRONISATION UND SPEICHERZUTEILUNG
117 DE69635374T2 VORRICHTUNG UND VERFAHREN ZUR ANZEIGE VON BINÄREN BILDERN
118 EP1671228 MEHRPORT-EINRICHTUNGS-KONFIGURATION
119 DE69635409T2 EIN RECHNERSYSTEM MIT UNBEWACHTER AUF-ANFRAGE-VERFÜGBARKEIT
120 EP1665045 RIEGEL MIT WENIG WETTBEWERB
121 EP1665497 HYBRIDES STROMVERSORGUNGSSYSTEM UND VERFAHREN
122 EP1665042 VERFAHREN UND VORRICHTUNGEN ZUR DYNAMISCHEN BEST-FIT-COMPILIERUNG VON MISCHMODUS-ANWEISUNGEN
123 EP1665032 BIOS ZUM SICHERN UND WIEDERHERSTELLEN DES BETRIEBSZUSTANDS BEI ABWESENHEIT VON WECHSELSTROMVERSORGUNG
124 EP1664873 VERBINDUNG EINER KOMPONENTE MIT EINER EINGEBETTETEN OPTISCHEN FASER
125 EP1664874 IN EINER LEITERPLATTE EINGEBETTETE OPTISCHE FASERN
126 EP1665614 VORRICHTUNG UND ASSOZIIERTE VERFAHREN ZUR IMPLEMENTIERUNG EINES DRAHTLOSEN KOMMUNIKATIONSSYSTEMS MIT HOHEM DURCHSATZ
127 DE60116060T2 REKONFIGURIERBARE LOGIK FÜR EINEN RECHNER
128 DE69833206T2 NETZWERKKONTROLLE ZUM VERARBEITEN VON STATUSPROBLEMEN
129 EP1660898 SELBSTHEIZUNGS-BURN-IN
130 EP1661141 POLYMERSPEICHER MIT FERROELEKTRISCHEM POLYMER-SPEICHERMATERIAL MIT ZELLENGRÖSSEN, DIE ASYMMETRISCH SIND
131 EP1661007 SYSTME UND VERFAHREN ZUR ÜBERWACHUNG UND VERWALTUNG VON VERBINDUNGSMANAGER-AKTIVITÄT
132 EP1661142 LESE-BIAS-SCHEMA FÜR PHASENÄNDERUNGSSPEICHER
133 DE60023495T2 VERFAHREN UND VORRICHTUNG ZUR BILDÜBERTRAGUNG MITTELS NICHT KOHÄRENTEM OPTISCHEN FASERBÜNDEL
134 DE60205626T2 MEHRPHASENKODIERTES PROTOKOLL UND BUSSYNCHRONISATION
135 DE60022345T2 MECHANISMUS ZUR REDUZIERUNG VON SOFTWAREDATENVORAUSLADENKOSTEN
136 EP1652097 BEFEHLS- UND ADRESSENBUSTOPOLOGIE MIT AUFGETEILTEM T-KETTEN-SPEICHER
137 EP1652066 VERFAHREN UND VORRICHTUNGEN ZUM EXTRAHIEREN VON GANZZAHLIGEN RESTEN
138 EP1652094 VERFAHREN UND VORRICHTUNG ZUR VERBESSERUNG DER LEISTUNGSFÄHIGKEIT DER MÜLLABFUHR DURCH VERWENDUNG EINES STAPEL-TRACE-CACHE
139 EP1649653 SYSTEM UND VORRICHTUNG ZUR KODIERUNG UNTER VERWENDUNG VON VERSCHIEDENEN WELLENFORMEN
140 EP1639460 PARALLELE AUSFÜHRUNG VERBESSERTER BIOS-TREIBER AUF EFI-BASIS AUF EINEM MULTIPROZESSOR ODER EINER HYPERTHREAD-FÄHIGEN PLATFORM
141 EP1643371 Transaktionsspeicher-Ausführung unter Verwendung von virtuellem Speicher
142 EP1639496 STEUERUNG VON SPEICHERZUGRIFFSEINRICHTUNGEN IN EINEM MESH-ARRAY EINER DATENGESTÜTZTEN ARCHITEKTUR
143 EP1639495 SPEICHERBEFEHLS-HANDLER ZUR VERWENDUNG IN EINEM BILDSIGNALPROZESSOR MIT EINER DATENGESTÜTZTEN ARCHITEKTUR
144 EP1639703 RATIONAL-ABTASTRATENUMSETZUNG
145 EP1639438 REFERENZSPANNUNGSGENERATOR
146 EP1639452 VERFAHREN UND VORRICHTUNG ZUM MISCHEN VON DATEN
147 EP1639604 VERFAHREN UND VORRICHTUNG ZUM TEILWEISEN AUFFRISCHEN VON DRAMS
148 EP1639698 VORRICHTUNG, VERSTÄRKER, SYSTEM UND VERFAHREN ZUR EMPFÄNGERENTZERRUNG
149 EP1639704 VORRICHTUNG, SYSTEM UND VERFAHREN ZUR EMPFÄNGERENTZERRUNG
150 EP1639543 VARIABLE FILTERARCHITEKTUR ZUR BILDVERARBEITUNG
151 EP1639692 SPANNUNGSWANDLER
152 DE112004001129T5 Gemeinsame Nutzungstechnik für Cross-Thread Register
153 EP1316064 SKALIEREN VON BILDERN
154 DE60204708T2 AUF HASH BASIERTER PSEUDOZUFALLSZAHLENGENERATOR
155 DE69733384T2 Prozessoruntersystem für den Gebrauch mit einer universellen Rechnerarchitektur
156 DE60110457T2 TOPOLOGIE FÜR 66 MHZ PCI BUS ERWEITERUNGSKARTEN SYSTEM
157 DE60204900T2 VERFAHREN UND VORRICHTUNG ZUM ERFASSEN VON BEFEHLEN MITTELS DATEN SEQUENZIERUNG, WOBEI EINE BEGRENZTE ANZAHL VON STÖRDATEN ERLAUBT IST ZWISCHEN AUFEINANDER FOLGENDEN DATEN DER SEQUENZ
158 EP1624379 Dynamisches, externes Prioritätsüberweisungssystem
159 EP1620898 VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUELEMENTS MIT EINER METALLISCHEN GATE-ELEKTRODE
160 DE69924039T2 VERFAHREN UND VORRICHTUNG ZUR ARBITRIERUNG IN EINER EINHEITLICHEN SPEICHERARCHITEKTUR
161 EP1620804 ZUORDNUNG VON CACHESPEICHER BEI EINER DATENPLAZIERUNG IN EINER NETZWERKSCHNITTSTELLE
162 EP1031090 NETZWERKKONTROLLE ZUM VERARBEITEN VON STATUSPROBLEMEN
163 EP1612676 Verringerung von falsche Fehlerdetektion in einem Microprozessor durch Verfolgung von fehlerneutralen Instruktionen
164 DE60022206T2 REGISTERSPEICHER ZUR VERARBEITUNG VON 2-D MATRIX
165 EP1612661 Vergleich-und-Austausch-Befehl mit Schlafen/Aufwachenverfahren
166 DE112004000498T5 Verfahren zur CPU-Simulation unter Verwendung virtueller Maschinenweiterungen
167 DE60109748T2 VERFAHREN UND GERÄT ZUR AUSFÜHRUNGSUNTERBRECHUNG IN EINEM PROZESSOR
168 EP1609072 OPPORTUNISTISCHES KOMBINIEREN VON LESEKOMPLETTIERUNGEN
169 EP1609074 VERFAHREN UND VORRICHTUNG ZUR DETEKTION EINER SPEICHEREINRICHTUNGSSCHNITTSTELLE
170 EP1609069 CACHE-SPEICHER OHNE DMA
171 EP1606610 CHEMISCHE VERSTÄRKUNG BEI OBERFLÄCHENVERSTÄRKTER RAMAN-STREUUNG UNTER VERWENDUNG VON LITHIUMCHLORID
172 EP1257928 REKONFIGURIERBARE LOGIK FÜR EINEN RECHNER
173 EP1606861 SYSTEM UND VERFAHREN FÜR EINE VERBESSERTE LICHTEMITTIERENDE VORRICHTUNG
174 EP1604405 EINE METHODE ZUR HERSTELLUNG EINER HALBLEITERANORDNUNG MIT EINEM GATE-DIELEKTRIKUM MIT HOHEM K
175 DE60017774T2 VERFAHREN UND VORRICHTUNG ZUR UNTERSTÜTZUNG VON MEHRTAKTÜBERTRAGUNG IN EINEM RECHNERSYSTEM MIT EINER PUNKT-ZU-PUNKT HALB-DUPLEX VERBINDUNG
176 EP1598745 Verfahren und Gerät zum Bewirken einer Verbindung von variabler Breite
177 EP1598742 Methode und Vorrichtung zur Initialisierung der physikalischen Ebene in einer Systemverbindung
178 DE69533857T2 SRAM-CACHE-SPEICHERVERBINDUNGANORDNUNG
179 EP1593042 GEPUFFERTE SCHREIBOPERATIONEN UND SPEICHER-PAGE-STEUERUNG
180 EP1588299 AUF HARDWARE BASIERENDE LEUMUNDVERWALTUNG
181 EP1185898 VERFAHREN UND VORRICHTUNG ZUR BILDÜBERTRAGUNG MITTELS NICHT KOHÄRENTEM OPTISCHEN FASERBÜNDEL
182 EP1185925 MECHANISMUS ZUR REDUZIERUNG VON SOFTWAREDATENVORAUSLADENKOSTEN
183 DE69533858T2 HOCHPRÄZISE SPANNUNGSREGELSCHALTUNG ZUM PROGRAMMIEREN VON MEHRSTUFIGEN FLASH-SPEICHERN
184 EP1212677 REGISTERSPEICHER ZUR VERARBEITUNG VON 2-D MATRIX
185 EP1563390 INTEGRIERTE SCHALTUNG MIT MEHREREN BETRIEBSARTEN
186 EP1397749 MEHRPHASENKODIERTES PROTOKOLL UND BUSSYNCHRONISATION
187 EP1563382 INTEGRIERTE SCHALTUNG MIT VERSCHIEDENEN BETRIEBSMODI
188 DE60013470T2 GERÄT ZUR INITIALISIERUNG EINER RECHNERSCHNITTSTELLE
189 EP1556770 EREIGNISAUSGABE FÜR PROZESSOREN
190 EP1556735 VERFAHREN UND VORRICHTUNG ZUR MODULATION EINES LICHTSTRAHLS MITTELS EINES RINGRESONATORS MIT EINEM LADUNGSTRÄGER-MODULIERTEN BEREICH
191 EP1557020 RELAISSTATION MIT DIFFERENTIELLER AUSRICHTUNG
192 EP1430403 VERFAHREN UND VORRICHTUNG ZUM ERFASSEN VON BEFEHLEN MITTELS DATEN SEQUENZIERUNG, WOBEI EINE BEGRENZTE ANZAHL VON STÖRDATEN ERLAUBT IST ZWISCHEN AUFEINANDER FOLGENDEN DATEN DER SEQUENZ
193 DE19580638B4 Computersystem und Verfahren zum Steuern eines Peripheriegeräts in einem Computersystem
194 DE60010907T2 SRAM-STEUERUNGVORRICHTUNG FÜR PARALLELE PROZESSORARCHITEKTUR MIT ADRESSEN- UND BEFEHLSWARTESCHLANGE UND ARBITER
195 DE69632817T2 GEHÄUSE FÜR MEHRERE HALBLEITERBAUELEMENTE
196 EP1535391 VERFAHREN UND VORRICHTUNG ZUR KORREKTUR VON MODULATORUNGLEICHHEITEN
197 DE69533103T2 VERFAHREN UND VORRICHTUNG ZUR AUSSTATTUNG EINER GEREGELTEN LADUNGSPUMPE FÜR SEHR NIEDRIGE NEGATIVE SPANNUNGEN
198 EP1340154 TOPOLOGIE FÜR 66 MHZ PCI BUS ERWEITERUNGSKARTEN SYSTEM
199 EP1525500 FOTODETEKTOR MIT GETAPERTEM WELLENLEITER UND METHODE ZUR HERSTELLUNG
200 EP1523712 SYSTEM, VERFAHREN UND ANORDNUNG EINER FLEXIBLEN DRAM ARCHITEKTUR
1 2 3 4 5 6 7

IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com