PatentDe  


No Patent No Titel
401 EP1062571 PROZESSORPIPELINE MIT ZWISCHENSTUFENWARTESCHLANGE VON MIKRO-INSTRUKTIONEN FÜR SELEKTIVE BACK-END-WIEDERGABE
402 EP1062576 AUSGEDEHNTE REDUNDIERENDE LADUNGSELIMINATION FÜR ARCHITEKTUREN WELCHE KONTROLLENUND DATENSPEKULATIONEN UNTERSTÜTZEN
403 DE4143072C2 Blockweise löschbarer nicht-flüchtiger Halbleiterspeicher
404 EP1058871 ÜBERSPANNUNGSUNTERDRÜCKUNGSSCHALTUNG FÜR GLEICHSTROMSAMMELSCHIENE
405 DE19882933T1 Flash-Speicher-Unterteilung für Lese-während-Schreiboperationen
406 DE69132186T2 Cache-Speicherverwaltungsanordnung
407 EP1057111 DUALE MODENBUSBRÜCKE FÜR RECHNERSYSTEM
408 EP1055179 VERFAHREN UND GERÄT FÜR AUTOMATISCHE ANIMATION VON DREIDIMENSIONALEN GRAFISCHEN SZENEN FÜR VERBESSERTE 3-D VISUALISIERUNG
409 DE19681705C2 Verfahren und Einrichtung zum schnellen Decodieren von 00H- und 0FH-abgebildeten Instruktionen
410 DE69424176T2 SCHALTUNG UND VERFAHREN ZUM WÄHLEN EINER DRAIN-PROGRAMMIERSPANNUNG FÜR EINEN NICHTFLÜCHTIGEN SPEICHER
411 EP1049985 GERÄT UND VERFAHREN ZUM INITIEREN HARDWAREVORRANGSMANAGEMENT DURCH SOFTWAREKONTROLLIERTEN REGISTERZUGRIFF
412 EP1048108 EINSTELLBARE VERZÖGERUNGSSTUFE MIT EINER SELBSTVORGESPANNTEN LAST
413 DE69230963T2 Rechnersystem mit Software-Unterbrechungsbefehlen, das selektiv in einem virtuellen Modus arbeitet
414 DE19781794C2 Verfahren und Einrichtung zur Division von Gleitkomma- oder ganzen Zahlen
415 EP1040423 ORDNUNGSSYSTEM FÜR LADE/SPEICHERBEFEHLE ZUM DURCHFÜHREN VON NICHT SEQUENTIELLEN MEHRFACHEN PROGRAMMBEFEHLEN
416 EP1040417 SYSTEM ZUM ANALYSIEREN VON KONTROLLIERFUNKTION
417 DE19681660C2 Verfahren zum Ausführen von Befehlssätzen, die Operationen an verschiedenen Datenarten und Register eines gemeinsamen logischen Registersatzes spezifizieren
418 DE19882696T1 Speichertransaktionen auf einem Bus geringer Leitungsanzahl
419 EP1034570 SCHUTZRING ZUR VERMINDERUNG DES DUNKELSTROMS
420 DE69515484T2 VORGEZOGENER DATENZUGRIFF FÜR SCRIPT-BASIERTE MULTIMEDIASYSTEME
421 DE69230703T2 Rechnerbussteuerungssystem
422 EP1029286 SYSTEM ZUR DYNAMISCHEN KONTROLLE EINER NETZWERKVORRICHTUNG
423 DE19882617T1 Speicherattributpalette
424 EP0782747 SPEICHER MIT STRESS-SCHALTUNG ZUM ERKENNEN VON FEHLERN
425 EP1027654 VERFAHREN UND VORRICHTUNG ZUR IMPLEMENTIERUNG EINER SEITEN-TABLE-WALK-LOGIK MIT MOBILFELD
426 DE19952698A1 Leseverstärker
427 EP1015988 VERFAHREN UND GERÄT ZUM BEREITSTELLEN UND EINSCHLIESSEN VON KONTROLLINFORMATION IN EINEM BUSSYSTEM
428 EP1016000 VERFAHREN UND GERÄT ZUR ANALYSE DER TASTATUREINGÄNGE ZUR BESTIMMUNG UND ÜBERPRÜFUNG VON VORGÄNGEN
429 EP1012723 PUFFERSPEICHER-HIERARCHIE-VERWALTUNG MIT ORTS-HINWEISEN FÜR VERSCHIEDENE SPEICHERSTUFEN
430 DE69513841T2 PAKETIERTES YUV9 FORMAT ZUR VERSCHACHTELTEN SPEICHERUNG UND EFFIZIENTEN BEARBEITUNG VON DIGITALEN VIDEODATEN
431 EP1010069 DYNAMISCHE ENTDECKUNG VON DRAHTLOSEN PERIPHERIEGERÄTEN
432 EP1008087 VERFAHREN UND GERÄT ZUM ABSTANDSNETZWERKZUGRIFFEINTRAG UND BERICHTEN
433 DE19882507T1 Ein visuell-verlustloses effizientes Bild-Kompressionsschema auf Tabellen-Nachslageoperationsbasis
434 DE19882418T1 Ein Deskew-Latch verwendende quellensynchrone Schnittstelle zwischen Master und Slave
435 DE19882486T1 Synchroner, nicht-flüchtiger Seitenmodus-Speicher
436 DE69604564T2 BUSBRÜCKENSCHALTUNG UND VERFAHREN MIT VORHERSAGE-SNOOPOPERATIONEN
437 DE19882265T1 Flash-Speicher-VDS-Kompensationstechniken zum Verringern von Programmierschwankungen
438 DE19506435C2 Verfahren und Einrichtung zum Vermeiden von Rückschreibkonflikten zwischen einen gemeinsamen Rückschreibpfad verwendenden Ausführungseinheiten
439 DE4100018C2 Verfahren zur Bedienungsbedarfsmitteilung zwischen zwei Stationen eines Computerbusses
440 DE19882363T1 Umgehungscache mit mehreren Ports
441 DE19882350T1 Gleichspannungskonverter mit Sollwertspannungssteuerung der Ausgansspannung
442 DE4413459C2 Programmierbares Interrupt-Controller-System
443 DE19855645C2 Verfahren und Anordnung zum Betreiben eines Direktzugriffsspeichers mit verringertem Energieverbrauch
444 EP0979454 VERFAHREN UND EINRICHTUNG ZUR UNTERSTÜTZUNG VON MEHREREN ÜBERLAPPENDEN ADRESSRÄUMEN IN EINEM GEMEINSAMEN BUS
445 EP0978044 VERFAHREN UND VORRICHTUNG ZUR BEFEHLSWIEDEREINORDNUNG UND WIEDERHERSTELLUNG VON DATEN ZUR ORIGINALEN BEFEHLSREIHENFOLGE
446 EP0974097 VERFAHREN UND VORRICHTUNG ZUR KOMBINIERUNG VON EINEM FLÜCHTIGEN UND EINEM NICHTFLÜCHTIGEN SPEICHERMATRIX
447 DE19782214A1 Verbesserte Schnittstelle für Flash-Eeprom-Speicher-Arrays
448 DE69420540T2 Verfahren und Vorrichtung zum Implementieren eines vierstufigen Verzweigungsauflosungssystem in einem Rechnerprozessor
449 DE19782263T1 Verfahren und Einrichtungen zur Zuteilungsbewertung und zum Steuern der Zuteilungsbewerbung für einen Zugriff auf einen seriellen Bus
450 DE19934515A1 Verfahren und Einrichtung zum Durchführen von Cache-Segment-Flush- und Cache-Segment-Invalidier-Operationen
451 DE19782192T1 Ein Silicidanhäufung-Schmelzsicherungsbauelement mit Einkerbungen zum Verbessern der Programmierbarkeit
452 DE19782106T1 Daten-Cache mit Datenspeicherung und Tag-Logik bei unterschiedlichen Takten
453 DE19782177T1 Verfahren und Einrichtung zur Durchführung von TLB-Shootdown-Operationen in einem Multiprozessorsystem
454 DE4215063C2 Einrichtung und Verfahren zum Seitenwechsel bei einem nicht-flüchtigen Speicher
455 DE4434528C2 Verfahren zum Bereitstellen von Kartendienstefunktionen sowie Computersystem zum Ausführen eines solchen Verfahrens
456 DE19920214A1 Verfahren und Einrichtung zum Konvertieren einer Zahl zwischen einem Gleitkommaformat und einem Ganzzahlformat
457 DE19782227T1 System und Verfahren zum Verteilen und Indexieren von Computerdokumenten unter Verwendung unabhängiger Agenten
458 DE69325377T2 RASTERPUFFERARCHITEKTUR FUER VISUELLE DATEN
459 EP0949569 Befehlen zum Vermeiden von Cachespeicherverunreinigung
460 EP0947918 System und Verfahren zur Ausführung eines Mischbefehls
461 EP0947917 Verfahren und Vorrichtung zur unpräzisen Ausnahmebehandlung
462 DE19782105T1 Verfahren zum Unterstützen einer Mehrzahl von Befehlsheranholeinheiten in einer Pipeline mit einem einzigen Mikroprozessorkern
463 DE19580990C2 Verfahren und Einrichtung zum Ausführen verzögerter Transaktionen
464 DE19782133T1 Verfahren und Vorrichtung zum Andocken und Abkoppeln eines Notebook-Computers
465 DE19914617A1 Prozessor und Verfahren zum Ausführen von Befehlen an gepackten Daten
466 DE19782036T1 Verfahren und Einrichtung zum Steuern der Belichtung einer CMOS-Sensoranordnung
467 EP0661625 Verfahren und Vorrichtung zum Implementieren eines vierstufigen Verzweigungsauflosungssystem in einem Rechnerprozessor
468 DE19914210A1 Verfahren und Vorrichtung für eine gestaffelte Ausführung einer Anweisung
469 DE4243374C2 Rundungseinrichtung für eine Gleitkommazahl und Verfahren
470 DE19782077T1 Verfahren und Vorrichtung zum Korrigieren eines Mehrpegelzellenspeichers durch Verwendung fehlerlokalisierender Codes
471 DE19782041T1 Verfahren zum Durchführen eines kontinuierlichen Überschreibens einer Datei in einem nicht-flüchtigen Speicher
472 DE19782017T1 Zugreifen auf eine Seite des Systemspeichers
473 DE19781995T1 Prozessor mit einer Wiederhol-Architektur
474 DE69032635T2 Verfahren und Vorrichtung zur Erkennung von Betriebsmittelkonflikten in einer Pipeline-Verarbeitungseinheit
475 DE19781829T1 Verfahren und Vorrichtung zum Schützen von Flash-Speicher
476 DE19855645A1 Verfahren und Anordnung zum Betreiben eines Direktzugriffsspeichers
477 DE19781850T1 Ein Prozessor und ein Verfahren zum spekulativen Ausführen von Befehlen aus mehreren von einem Verzweigungsbefehl angezeigten Befehlsströmen
478 DE19781846T1 Eine Stromversorgungs/Masse-Ebene für ein C4-Flip-Chip-Substrat
479 DE19781845T1 Verfahren und Einrichtung zum Unterstützen zweier substraktiv dekodierender Teilnehmer an demselben Bus in einem Computersystem
480 DE19781794T1 Ein neuartiger Divisionsalgorithmus für Gleitkomma- oder ganze Zahlen
481 EP0900418 VERFAHREN UND VORRICHTUNG ZUM NACHWEIS VON STROM IN STROMVERSORGUNGSVORRICHTUNGEN
482 DE19581873C2 Prozessor zum Ausführen von Schiebeoperationen an gepackten Daten
483 DE69032394T2 Minimierung von Pipelineunterbrechungen mittels Software-Ablaufplanungsverfahren während der Kompilation
484 DE19781620T1 Bus-Patcher
485 DE19781646T1 Spannungstolerante elektrostatische Entladungsschutzeinrichtung
486 DE19681745T1 Schneller Zugriff auf eine geteilte Ressource an einem Computerbus
487 DE19681711T1 Verfahren und Einrichtung zum Verbinden einer mit einem ersten Busprotokoll kompatiblen Einrichtung mit einem externen Bus
488 DE19681704T1 Speichermanager, der die Ergänzung eines Hauptspeichers durch einen Flash-Speicher ermöglicht
489 DE19681716T1 Einrichtung und Verfahren für ein Stromversorgungsmanagement
490 EP0868689 VERFAHREN UND APPARAT ZUM AUSFÜHREN VON GLUTKOMMA- UND KOMPAKT-DATEN-INSTRUKTIONEN MIT EINEM EINZIGEN REGISTERSATZ
491 DE19681705T1 Verfahren und Einrichtung zum schnellen Decodieren von auf 00H- und 0FH-abgebildeten Instruktionen
492 DE19681687T1 Manipulieren von Video- und Audiosignalen unter Verwendung eines Prozessors, welcher SIMD-Instruktionen unterstützt
493 DE19681660T1 Verfahren zum Ausführen von Operationen an verschiedenen Datenarten, das für verschiedene Betriebssystemtechniken unsichtbar ist
494 DE19681574T1 System und Verfahren zum Erhöhen der Funktionalität am PCI-Bus
495 DE4010895C2 Mikroprozessor mit Befehlsdecodiereinrichtung
496 EP0858634 APPARAT UND VERFAHREN ZUM REDUZIEREN DES STROMVERBRAUCHS DURCH SKALIERUNG VON SPANNUNG UND FREQUENZ
497 DE4313594C2 Mikroprozessor
498 EP0853815 BILDUNG VON SOURCE/DRAIN MIT CLOTIERTEM GLAS
499 DE4302495C2 Einrichtung und Verfahren zum Bestimmen der Länge eines Befehls in einem sequentiellen Befehlsstrom
500 EP0433864 Minimierung von Pipelineunterbrechungen mittels Software-Ablaufplanungsverfahren während der Kompilation
1 2 3 4 5 6 7

IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com