PatentDe  


No Patent No Titel
501 DE4010896C2 Verfahren und Schaltung zur Verarbeitung von Synchronisationsbefehlen
502 DE4301417C2 Computersystem mit Einrichtung zur parallelen Befehlsausführung
503 DE4238099C2 Mikroprozessor mit mehreren Betriebsmoden
504 DE4028575C2 Speicheranordnung mit einer Vielzahl elektrisch programmier- und löschbarer Speicherzellen
505 EP0838085 SOURCE- UND DRAIN-DOTIERUNGSVERFAHREN MIT NIEDRIGER BESCHÄDIGUNG
506 EP0836767 MOS-ABSCHLUSS FÜR SIGNALISIERUNG MIT GERINGEM LEISTUNGSVERBRAUCH
507 DE4292241C2 Einrichtung und Verfahren zum sequentiellen Durchführen mehrerer Bustransaktionen zwischen einem Prozessor und vorinstallierten Speichermodulen in einem Computersystem
508 DE19681279T1 Frequenzmodulierter Taktgeber für eine reduzierte Abstrahlung
509 EP0821843 SPANNUNGSREGLER EINES ABSCHALTKREISES
510 EP0817992 VERFAHREN UND VORRICHTUNG ZUR AUSWAHL EINES OPTIMALEN BUSTAKTSIGNALS IN EINEM HOCH SKALIERBAREN RECHNERSYSTEM
511 EP0808485 VERFAHREN UND APPARAT ZUM WECHSELN ZWISCHEN BEFEHLSGRUPPEN IN EINEM PROZESSOR
512 DE69313191T2 Architektur einer skalierbaren Multimedienplattform
513 DE19581859T1 Verfahren und Mechanismus zum Beibehalten der Integrität in einem SCSI-Bus beim Einsetzen im eingeschalteten Zustand
514 EP0804763 BUSBRÜCKENSCHALTUNG UND VERFAHREN MIT VORHERSAGE-SNOOPOPERTIONEN
515 DE19581873T1 Ein neuartiger Prozessor mit Schieboperationen
516 EP0796466 VERFAHREN UND VORRICHTUNG ZUR EINBETTUNG EINES ECHTZEIT-MULTITASKKERNS IN EINEM NICHT-ECHTZEIT-BETRIEBSSYSTEM
517 EP0795153 MIKROPROZESSOR MIT PACKFUNKTION FÜR ZUSAMMENGESETZTE OPERANDEN
518 EP0795154 MIKROPROZESSOR MIT VERGLEICH-OPERATION VON ZUSAMMENGESTELLTEN OPERANDEN
519 EP0792505 SPANNUNGSVERSORGUNGEN FÜR FLASH-SPEICHER
520 DE19581234T1 Verfahren und Einrichtung zum Austauschen von Daten, Statussignalen und Kommandos über eine hierarchische serielle Busanordnung unter Verwendung von Kommunikationspaketen
521 EP0789873 VERFAHREN ZUM ZUWEISEN DER KODE-KOMPRESSION UND -DEKOMPRESSION FÜR EIN BASIS-EIN- UND AUSGABESYSTEM
522 EP0783732 BEFEHLSLÄNGENDEKODER FÜR BEFEHLE MIT VARIABLER LÄNGER
523 EP0783735 VERFAHREN UND VORRICHTUNG ZUR VERARBEITUNG VON SPEICHEREFFEKTINFORMATIONEN IN EINEM MIKROPROZESSOR
524 DE4218003C2 Cache-Steuereinrichtung für ein sekundäres Cache-Speichersystem
525 DE19580990T1 Verfahren und Einrichtung zum Ausführen verzögerter Transaktionen
526 DE19581689T1 Einrichtung und Verfahren zum Erhöhen der Burst-Rate von EDO-DRAMs in einem Computersystem
527 DE19580638T1 Computersystem mit in die Host-CPU integriertem Peripheriegerät-Steuerfunktionen
528 DE19580606T1 Plattenlaufwerksverbinderschnittstelle zur Verwendung an einem PCI-Bus
529 EP0765498 AUF EINEM FLASHSPEICHER BASIERENDER HAUPTSPEICHER
530 DE19580707T1 PCI-ZU-ISA-Interrupt-Protokoll-Konverter und -Auswahlmechanismus
531 EP0760127 VERFAHREN UND APPARAT ZUM KONFIGURIEREN VON MEHREREN SELBSTÄNDIGEN PROZESSEN IN EINEM COMPUTERSYSTEM
532 EP0760136 VERFAHREN UND VORRICHTUNG ZUM ERHALTEN VON TRANSAKTIONSANORDNUNGEN UND ZUR ARBITRIERUNG IN EINER BUSBRÜCKE
533 DE69028153T2 Cache-Speicherfehlgriffsvorhersageverfahren und -vorrichtung
534 EP0754321 ÜBERWACHUNGS- UND STEUERUNGSVORRICHTUNG UND -VERFAHREN FÜR PROGRAMME MIT EINEM NETZWERK
535 DE4244266C2 Verfahren und Schaltungseinrichtung zum dynamischen Konfigurieren von Gerätetreibern für Computersystem-Betriebsmittel
536 EP0752167 VERFAHREN UND EINRICHTUNG FÜR INTEGRIERBARE SPANNUNGSREGELUNGSSCHALTUNGSANORDNUNG
537 DE3923253C2 Mikroprozessor
538 DE19580195T1 Verfahren und Einrichtung zur Signalübertragung über eine gemeinsame Leitung
539 EP0402787 Cache-Speicherfehlgriffsvorhersageverfahren und -vorrichtung
540 EP0717874 LADUNGSPUMPENDES FLASH-EEPROM
541 DE4001232C2 Gleitkommaeinheit
542 EP0694849 Verfahren und Gerät zur Durchführung von Bustransaktionen in einem Rechnersystem
543 DE69202948T2 Speicherkarten-Erdungseinrichtung.
544 DE4010384C2 Verfahren zur Burst-Datenübertragung
545 DE4010119C2 Anordnung und Verfahren zur Umordnung eines Speicherformats in einem Mikroprozessor
546 DE19506435A1 Verfahren und Einrichtung zum Vermeiden von Rückschreibkonflikten zwischen einen gemeinsamen Rückschreibpfad verwendenden Ausführungseinheiten
547 DE19506303A1 Einrichtung und Verfahren zum Konfigurieren eines Computersystems und eines Modems zur Verwendung in verschiedenen Ländern
548 DE19506734A1 Computersystem und Verfahren zum Aufrechterhalten der Speicherkonsistenz in einer Busanforderungswarteschlange
549 DE19506990A1 Einrichtung zur Datenumleitung in einem Prozessor mit mehreren Ausführungseinheiten
550 DE2903349C2 Prozessor und Verfahren zur Datenverarbeitung
551 DE4010733C2 Mikroprozessor mit Mitteln zur Feststellung fehlausgerichteter Datenaufrufe
552 EP0661623 Verfahren und Gerät, die neue Operationen in einem Prozessor gebrauchen.
553 DE3852209T2 Aufheben eines Software-Befehls in mikroprogrammierten Systemen.
554 EP0532166 Speicherkarten-Erdungseinrichtung.
555 DE4291778T1 Cache-Subsystem für Computer auf Mikroprozessorbasis mit asynchronem und synchronem Datenpfad
556 DE4447238A1 Einrichung und Verfahren zum Vorhersagen von Verzweigungsinstruktionen
557 DE3900798C2 Verfahren zum Programmieren eines elektrisch löschbaren und programmierbaren Nur-Lese-Speichers
558 DE3618163C2 Speichermanagementanordnung für ein Mikroprozessorsystem
559 DE4434528A1 Verfahren und Einrichtung zum Unterstützen von Real-Modus-Kartendienste-Klienten mit einer Kartendienste-Implementierung für den geschützten Modus
560 DE3851230T2 STEUERGERÄT FÜR GESPEICHERTE PROGRAMME MIT EINER MÖGLICHKEIT FÜR BEDINGTE ABZWEIGUNG WIE IN EINEM VIDEOSIGNALVERARBEITUNGSSYSTEM.
561 DE4429921A1 Verfahren und Einrichtung zur Prozessorordnung für einen Befehle ausserhalb der Reihe ausführenden Prozessor
562 DE4422456A1 Taktverteilungssystem für einen Mikroprozessor
563 DE4422453A1 Verfahren und Schaltung zum selektiven Sperren von Zellenblöcken in einer Speichermatrix
564 EP0292791 Aufheben eines Software-Befehls in mikroprogrammierten Systemen.
565 DE4413459A1 Programmierbares Multiprozessor-Interrupt-Controllersystem
566 EP0393125 STEUERGERÄT FÜR GESPEICHERTE PROGRAMME MIT EINER MÖGLICHKEIT FÜR BEDINGTE ABZWEIGUNG WIE IN EINEM VIDEOSIGNALVERARBEITUNGSSYSTEM.
567 EP0609372 ARCHITEKTUR FÜR VIDEOSIGNALVERARBEITUNG.
568 EP0606213 LADUNGSDOMÄNENSYNAPSENZELLE.
569 DE4343094A1 Anordnung und Verfahren zum Sammeln von Daten in einem Multiprozessor
570 DE4339185A1 Cache-Speichersystem
571 DE4292241T1 Asynchrone modulare Bus-Architektur mit Burst-Fähigkeit
572 DE4329336A1 Einrichtung und Verfahren zur Identifizierung eines Computer-Mikroprozessors
573 DE3882231T2 ANZEIGEPROZESSOR FÜR BILDDATEN MIT NICHT-KONSTANTER PIXELGRÖSSE FÜR CHROMATISCHE WERTE.
574 EP0574748 Architektur einer skalierbaren Multimedienplattform.
575 DE3884221T2 SPEICHERSTEUEREINHEIT ALS VIDEOSIGNALPROZESSOR.
576 DE4316625A1 Neuronales Netzwerk
577 DE4315576A1 Neuronales Netzwerk
578 DE4311441A1 Mikroprozessor
579 DE4313594A1 Mikroprozessor
580 EP0398881 SPEICHERSTEUEREINHEIT ALS VIDEOSIGNALPROZESSOR.
581 DE4309532A1 Verfahren zur Einrichtung zum Sichern einer Systemabbildung auf eine permanente Speichereinrichtung
582 DE4302495A1 Einrichtung und Verfahren zum Bestimmen der Länge eines Befehls in einem sequentiellen Befehlsstrom
583 DE4301417A1 Computersystem mit Einrichtung zur parallelen Befehlsausführung
584 DE4243374A1 Einrichtung und Verfahren zum Runden von Operanden
585 DE4024930C2 Programmierbare Speichereinrichtung und Verfahren zum gleichzeitigen Zugriff auf zwei benachbarte Speicherzellen in der Speichereinrichtung
586 DE4238099A1 Mikroprozessor mit mehreren Betriebsmoden
587 EP0534597 Rechnersystem mit Software-Unterbrechungsbefehlen, das selektiv in einem virtuellen Modus arbeitet.
588 DE4236072A1 Treiberschaltung zur Erzeugung digitaler Ausgangssignale
589 DE4234695A1 Speichermanagementsystem und Verfahren zur Aufrechterhaltung der Cache-Kohärenz zwischen einem Daten-Cache und einem Segmentdeskriptor-Cache
590 DE4234194A1 System und Verfahren zur Speichersegmentierung für einen Mikroprozessor
591 DE4235005A1 Mikroprozessor
592 DE4228756A1 Mikroprozessorsystem
593 DE4228754A1 Mikroprozessorsystem
594 DE4228755A1 Mikroprozessorsystem
595 DE4218003A1 Sekundäres Cache-Speichersystem
596 DE4215063A1 Einrichtung und Verfahren zum Seitenwechsel bei einem nicht-flüchtigen Speicher
597 DE4213073A1 Cache-Steuergerät und Verfahren zur Auswahl eines Pfades eines Cache-Verzeichnisses bei einem Zeilen-Füll-Zyklus
598 DE4143073A1 Mehrschichtiges neuronales Netzwerk
599 DE4143072A1 Blockweise löschbarer nicht-flüchtiger Halbleiterspeicher
600 DE4134012A1 Einrichtung und Verfahren zur Nachrichtenvermittlung in einem Multiprozessor-Computersystem
1 2 3 4 5 6 7

IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com